FPGA|CPLD|ASICwilliam hill官网
登录
直播中
dongtianzhihou
10年用户
39经验值
擅长:可编程逻辑
私信
关注
[问答]
verilog vhdl
开启该帖子的消息推送
新手求助，个位牛人能不能讲一下在ISE下verilog和vhdl的混合编程能不能实现？能不能给一个具体的例子
回帖
（2）
黄
2013-11-27 10:19:57
可以的
可以的
举报
dongtianzhihou
2013-12-3 19:37:19
自己帮自己顶下
自己帮自己顶下
举报
更多回帖
rotate(-90deg);
回复
相关问答
请问高手
Verilog
中引用
VHDL
原件?
2019-01-10
1234
怎样在
Verilog
写的testbench测试
VHDL
模块??
2013-08-01
7255
怎么让ise 12.4设置为
verilog
而不是
vhdl
2019-01-24
1465
write_
vhdl
与write_
verilog
有什么差异？
2020-03-16
3878
请问
VHDL
语言和
verilog
语言有什么区别？
2019-03-28
2644
请问
VHDL
语言和
verilog
语言有什么区别？
2019-03-29
3587
在
VHDL
中是否有任何
Verilog
`ifdef等效的例子？
2019-04-24
2985
我是学
Verilog
呢还是
VHDL
？
2013-09-06
6346
现在社会上
Verilog
与
vhdl
哪个用的比较多？
2016-09-08
7093
nTrace中的信号添加的nWave中报路径错误（
Verilog
VHDL
mix）
2016-01-10
3491
发帖
登录/注册
20万+
工程师都在用，
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能！
英国威廉希尔公司网站
william hill官网 版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料，
赚取积分
可以的
举报
举报
