FPGA|CPLD|ASICwilliam hill官网
直播中

达达123

11年用户 4经验值
擅长:可编程逻辑 电源/新能源 光电显示
私信 关注
[问答]

分频器设计

分频器EDA设计代码···仅供参考···

    FEN.zip (2013-12-9 12:24 上传)

    223.56 KB, 下载次数: 332

    分频器

回帖(22)

Man.Wu

2013-12-9 15:30:36
正用得着~谢谢分享啊!!!!!
举报

路峰

2013-12-9 19:56:37
{:1:}{:1:}{:1:}{:1:}{:1:}
举报

michael_xing

2014-1-21 10:18:35
这个比较实用   
举报

邹进

2014-2-27 09:49:28
{:1:}{:1:}{:1:}{:1:}{:1:}
举报

newway1987

2014-3-3 10:29:03
不错,分频器设计巧妙了是很强大的
举报

newway1987

2014-3-3 10:29:58
有没有人可以告诉我,下载积分-1分是什么意思?
举报

AIsummer

2014-3-3 13:06:58
分享知识最伟大啊
举报

AIsummer

2014-3-3 13:07:53
谢谢分享
举报

大松树

2014-4-15 11:10:10
不错,分频器设计巧妙了是很强大的!!!
举报

风雪天殇

2014-4-24 16:39:15
感谢分享好东西
举报

残叶

2014-6-29 10:21:59
很实用,下一个
举报

火烧的寂寞

2015-4-20 11:09:36
赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞
举报

qiuyechenxing

2015-4-20 20:11:03
好东西,谢谢分享
举报

vdsge

2015-4-20 23:08:31
好东西啊  嘻嘻
举报

MrTang

2015-4-21 08:59:39
感觉还不错,来凑个热闹
举报

大花裤衩

2015-5-31 11:51:47
设计一个1 ~ 32的数控分频器,通过5个按键控制分频系数,按键按下为高电平。
程序如下:
module div(clk,clk_out,rst_n,D1,D2,D3,D4,D5);
input clk; //系统时钟信号
input rst_n; //系统复位信
input wire D1,D2,D3,D4,D5;
output reg clk_out; //输出频率
reg[4:0] count;


always @(posedge clk )
begin
if(!rst_n) count<={~D5,~D4,~D3,~D2,~D1};
else if(count<5'b11111) count<=count+1'b1;
else count<={~D5,~D4,~D3,~D2,~D1};
end
always @(posedge clk)
begin
if (count==5'b11111) clk_out<=1;
else clk_out<=0;
end
endmodule
示波器验证后没效果。请问5个按键控制分频系数这块该怎么写?
举报

~追逐梦想

2015-7-17 00:21:16
正需要,谢谢楼主分享!
举报

蔡阿蔡鬼王

2015-7-30 22:22:10
感谢分享好东西,嘿嘿
举报

wjh_yw

2015-7-31 07:33:34
学习学习,谢谢分享!
举报

更多回帖

发帖
×
20
完善资料,
赚取积分