FPGA|CPLD|ASICwilliam hill官网
直播中

perphi

11年用户 5经验值
私信 关注
[问答]

ModelSim ** Warning: (vsim-3016) 问题解决不了

      本人是初学,想设计一个FFT模块,涉及到流水线,所以给lpm_mult增加了clock引脚,不过使用ModelSim仿真却产生了如下的警告,并且波形显示不出来。** Warning: (vsim-3016) D:/Verilog_Exam/FFT/core/mult.v(60): Port type is incompatible with connection (port 'clock').#         Region: /FFT_vlg_tst/FFT1/ButterflyOperator1/mult1/lpm_mult_component
      实在是没找着问题出在哪,请各位高手指教,谢谢!

回帖(1)

零度许

2014-3-13 08:35:14
确认管脚port是input型的吗?
举报

更多回帖

发帖
×
20
完善资料,
赚取积分