FPGA|CPLD|ASICwilliam hill官网
直播中

张嘉信

12年用户 5经验值
擅长:RF/无线
私信 关注
[讨论]

串并转换器

7个D触发器和三个非门组成串并转换器设计有几种方法,用VHDL或Verilog语言

更多回帖

发帖
×
20
完善资料,
赚取积分