[启芯][公开课]数字逻辑综合 02 Design and Technology File

本课程主要介绍通过逻辑综合工具，将Verilog RTL 代码转换成门级网表的方式，以满足设计的时序要求。学习本课程可以熟悉逻辑综合工具的使用。启芯SoC年度培训计划，了解详情。
[media]http://v.youku.com/v_show/id_XNjc4MTc0MjA4.html?f=22488623[/media]