关于fpga中的pll问题

本人小白一枚，求各路大神解决一下关于pll时钟的问题，现在我发现pll输出时钟的设置好像有什么限制，并不是什么时钟都能得到，所以不知道对于pll输出的时钟有没有什么规则？？