求FPGA CYCLONE IV E系列板上晶振的使用

谁知道FPGA CYCLONE IV E系列板上晶振的使用，我用了一个PLL，需要配置引脚 inclk0,怎么连接到开发板上的50Mhz晶振

2014-11-24 20:12:53

这是我买的黑金学生版的图，你参考下吧

2014-11-24 20:14:28

本帖最后由 HARRY007 于 2014-11-24 20:19 编辑

你是自己做硬件还是，板子上晶振已经连接好了不知道怎么配置过去？我的板子晶振接在的PE1引脚上，所以PLL的输入时钟接的PE1

2014-11-25 10:00:15

FPGA 求交流，求指教

本帖最后由 lijingchao212 于 2014-11-25 10:06 编辑

我不是自己做硬件。FPGA核心板子上有俩个晶振，X1 50MHZ；X2 40MHZ，想要PLL输入时钟接50MHZ的晶振，PLL输入时钟怎么配置？请问大神的QQ，求交流啊，我的Q 420754760

2014-11-25 10:11:43

图上的IN2和OUT引脚怎么配置？IN2想要接外威廉希尔官方网站的电平信号，比如比较器的输出信号，OUT想要输出到外威廉希尔官方网站去驱动MOSFET

2014-11-25 10:56:48

引用: HARRY007 发表于 2014-11-24 20:14
你是自己做硬件还是，板子上晶振已经连接好了不知道怎么配置过去？我的板子晶振接在的PE1引脚上，所以PLL ...

我不是自己做硬件。FPGA核心板子上有俩个晶振，X1 50MHZ；X2 40MHZ，想要PLL输入时钟接50MHZ的晶振，PLL输入时钟怎么配置？请问大神的QQ，求交流啊，我的Q 420754760

2016-7-16 11:56:40

同问同问同问同问同问