FPGA|CPLD|ASICwilliam hill官网
直播中

try5201314

11年用户 21经验值
擅长:模拟技术 EDA/IC设计 处理器/DSP
私信 关注

用VHDL怎样设计数控***数分频器

使用VHDL语言怎样实现数控***数分频器,就当输入为3时,就实现3.5分频,当输入为4时,就实现4.5分频,同时要求占空比为50%。
已退回1积分

回帖(1)

ysc917

2014-12-5 11:10:24
原来看过别人写的,应该是整数和小数分开计数,自己创建个十进制循环
举报

更多回帖

发帖
×
20
完善资料,
赚取积分