FPGA|CPLD|ASICwilliam hill官网
登录
直播中
try5201314
11年用户
21经验值
擅长:模拟技术 EDA/IC设计 处理器/DSP
私信
关注
用VHDL怎样设计数控***数分频器
开启该帖子的消息推送
分频器
数控
使用VHDL语言怎样实现数控***数分频器,就当输入为3时,就实现3.5分频,当输入为4时,就实现4.5分频,同时要求占空比为50%。
已退回
1
积分
回帖
(1)
ysc917
2014-12-5 11:10:24
原来看过别人写的,应该是整数和小数分开计数,自己创建个十进制循环
原来看过别人写的,应该是整数和小数分开计数,自己创建个十进制循环
举报
更多回帖
rotate(-90deg);
回复
相关问答
分频器
数控
基于FPGA的小
数分频器
如何去实现?
2021-04-29
1158
怎么把小
数分频
控制字与整
数分频
控制字结合起来去控制可编程
分频器
?
2021-06-24
727
请教大神如何去设计一种
分频器
?
2021-05-07
1670
如何去设计一种多功能
分频器
?
2021-04-29
1190
基于FPGA的数字
分频器
该怎么设计?
2019-10-08
1217
如何利用CPLD/FPGA设计多功能
分频器
?
2019-08-12
2710
需要讲解一个占空比50%的奇
数分频器
的原理
2013-10-04
11421
谁能说说
计数器
和
分频器
有什么异同呢?
2013-06-20
15879
新人求助
用
VHDL
实现任意小
数分频
代码
2014-04-24
2051
为什么更改WWDOG预
分频器
会停止看门狗倒计时?
2023-02-07
244
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
英国威廉希尔公司网站
william hill官网 版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分