FPGA|CPLD|ASICwilliam hill官网
直播中

yoonssica

11年用户 342经验值
擅长:可编程逻辑 嵌入式技术 模拟技术 EDA/IC设计 处理器/DSP
私信 关注

VHDL异或运算

请问各位,在异或运算时,如果两个输入端,一个有信号,一个没有信号,是不是就无法进行异或运算了?

更多回帖

发帖
×
20
完善资料,
赚取积分