FPGA|CPLD|ASICwilliam hill官网
直播中

宋致正

12年用户 89经验值
擅长:可编程逻辑 连接器 接口/总线/驱动
私信 关注
[问答]

关于Quartus中的加法器

请问Quartus中自带的加法器,和平时我们在module中写的“+”有什么区别呢?还有就是加法涉及到数据已出的问题,我想如果,我把输出的位宽设置的很大,足以满足两个数相加之后的位宽,这时候是不是不需要考虑溢出的问题了呢?

更多回帖

发帖
×
20
完善资料,
赚取积分