FPGA|CPLD|ASICwilliam hill官网
直播中

xuyang123

9年用户 3经验值
擅长:可编程逻辑
私信 关注
[问答]

为何时序仿真与功能仿真一致(已设置),没有延迟

第一步:我实在quartusii上进行仿真产生.vo文件和.sdo文件第二步:用modelsim仿真,进行了一些设置

Q]$P)R9K)53EK{)YV}KOEAG.png


但是最后时序仿真结果和功能仿真的一样,没有延迟,不知道怎么回事??求大神解决


已退回1积分

回帖(1)

birdinskydzfsy

2016-1-6 17:45:17
                        帮你顶
举报

更多回帖

发帖
×
20
完善资料,
赚取积分