FPGA|CPLD|ASICwilliam hill官网
登录
直播中
小麦地
11年用户
1638经验值
私信
关注
ISE 生成的sdf文件和在综合前的约束有关系么?
开启该帖子的消息推送
对于一个rtl设计,ISE place & route 之后会生成sdf文件,那么,如果在综合之前对 rtl设计,添加一定的约束,所生成sdf文件是否有变化?sdf文件和在综合前的约束文件有关系么?
回帖
(1)
eagle902
2015-2-14 00:41:26
谢谢哦,学习了哦
谢谢哦,学习了哦
举报
更多回帖
rotate(-90deg);
回复
相关问答
使用Modelsim SE 10.0b模拟后置和路径模型找不到
SDF
文件
2019-02-13
2183
运行后实现时序仿真后重新
生成
sdf
文件
2018-11-07
5399
fpga编译
综合
时间过长?
2014-06-14
6942
Vivado如何将
生成
的引脚转回
约束
文件
?
2018-10-22
4524
Spartan-3 DCM需要哪些时序分析
约束
?
2019-08-02
1484
请问
生成
EDIF
文件
时是否需要
约束
文件
?
2020-05-07
887
运行
ISE
工具时将
生成
的所有
文件
是什么
2019-02-12
1716
请教
ISE
ucf
约束
文件
错误
2017-09-23
9680
如何将PT产生的
SDF
文件
反标设计进行后仿真?
2021-06-23
3232
使用
ISE
14.7查看PROJECT.PAR
文件
时,发现
约束
错误请问应该如何解决?
2018-10-31
2678
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
英国威廉希尔公司网站
william hill官网 版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分