FPGA|CPLD|ASICwilliam hill官网
直播中

306216604

11年用户 40经验值
擅长:电源/新能源
私信 关注
[问答]

求教一个ISE软件乘法器IP核的问题

ISE中自带的乘法器IP核如何设置延时2个时钟周期?为什么我生成的时候没有latency这个选项,生成后的xco文件中貌似也没有延时,但是生成的vhd文件中却有这么一句  “c_latency => 2”。请教高手,这怎么理解?是乘法器IP核每运算一次本身需要时延2个时钟周期,还是通过参数控制的?小弟新手,不太明白阿,希望高手帮帮忙,万分感激!

更多回帖

发帖
×
20
完善资料,
赚取积分