FPGA|CPLD|ASICwilliam hill官网
登录
直播中
306216604
11年用户
40经验值
擅长:电源/新能源
私信
关注
[问答]
求教一个ISE软件乘法器IP核的问题
开启该帖子的消息推送
ISE中自带的乘法器IP核如何设置延时2个时钟周期?为什么我生成的时候没有latency这个选项,生成后的xco文件中貌似也没有延时,但是生成的vhd文件中却有这么一句 “c_latency => 2”。请教高手,这怎么理解?是乘法器IP核每运算一次本身需要时延2个时钟周期,还是通过参数控制的?小弟新手,不太明白阿,希望高手帮帮忙,万分感激!
更多回帖
rotate(-90deg);
回复
相关问答
怎么设计基于FPGA的WALLACETREE
乘法器
?
2019-09-03
1723
Altera公司的普通的lpm_mult
IP
核
也收费吗??
2015-06-05
7906
乘法器
2013-01-09
5461
一
个
关于QUARTUS自带
乘法
核
的问题
2018-12-12
3028
硬件
乘法器
是怎么实现的?
2023-09-22
359
FPGA
乘法器
设计
2018-02-25
4594
如何设计用于PFC的模拟
乘法器
?
2021-04-13
1330
modelsim输出高阻态
2013-04-10
6944
FPGA
乘法器
软
核
设计问题
2018-02-25
2955
用VHDL做软
乘法器
怎么做?
2015-07-30
3519
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
英国威廉希尔公司网站
william hill官网 版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分