FPGA|CPLD|ASICwilliam hill官网
直播中

416980

12年用户 54经验值
擅长:EDA/IC设计
私信 关注
[问答]

关于Modelsim的使用方法请教

我是通过quartus来调用Modelsim的,比如程序写完之后综合完成后调用Modelsim进行仿真
但是如果发现仿真的结果不对,我就要去返回修改verilog代码,再编译综合。那么问题来了,
此时,我是要把Modelsim关闭,再重新调用modelsim吗?
我一直是这么做得,但是发现很浪费时间,请问各位有什么
好方法吗?
已退回1积分

回帖(15)

12电科

2015-10-10 17:15:12
如果不是程序或设置问题,那就可能是软件安装不对或软件版本有问题,因为盗版的软件就这样。
举报

dongyumin

2015-10-10 18:21:13
输入指令:do [entity_name]_run_msim_rtl_verilog.do。
举报

在路上11

2015-10-10 21:16:32
同问
举报

Albert

2015-10-10 21:47:48
那就把调用modelsim和自己写do文件 结合起来啊啊啊啊啊啊啊
举报

闫凯

2015-10-11 12:57:44
关闭重新开始
编写do文件
举报

闫凯

2015-10-11 12:57:56
那就把调用modelsim和自己写do文件 结合起来啊啊啊啊啊啊啊
举报

416980

2015-10-12 10:37:23
引用: 2013crazy 发表于 2015-10-10 21:47
那就把调用modelsim和自己写do文件 结合起来啊啊啊啊啊啊啊

请问你是不是经常用do文件来操作?这个很重要吗?
举报

Albert

2015-10-12 14:32:46
引用: crjmail 发表于 2015-10-12 10:37
请问你是不是经常用do文件来操作?这个很重要吗?

挺好用的,我一般是一开始是自动调用的,第二次就写do文件,方便仿真,不用每次都关闭软件重来
举报

416980

2015-10-12 14:41:22
引用: 2013crazy 发表于 2015-10-12 14:32
挺好用的,我一般是一开始是自动调用的,第二次就写do文件,方便仿真,不用每次都关闭软件重来

比如说,我只是修改了工程中某一个模块的代码,或者我只是修改了testbench的代码,都可以用do文件来对单个文件进行编译,而不用重新再关闭软件重来的吗?我这方面的知识比较欠缺,请多指教。
举报

Albert

2015-10-12 22:55:17
引用: crjmail 发表于 2015-10-12 14:41
比如说,我只是修改了工程中某一个模块的代码,或者我只是修改了testbench的代码,都可以用do文件来对单个文件进行编译,而不用重新再关闭软件重来的吗?我这方面的知识比较欠缺,请多指教。

一般都是这样的,不用关闭了,只要在下面输入do  xxx.do就行了,具体自己百度,还有就是修改模块的引脚的时候,记得也要修改testbench
举报

416980

2015-10-13 09:27:58
引用: 2013crazy 发表于 2015-10-12 22:55
一般都是这样的,不用关闭了,只要在下面输入do  xxx.do就行了,具体自己百度,还有就是修改模块的引脚的时候,记得也要修改testbench

请问你一下,你一般使用Modelsim仿真整个工程还是对工程里的模块单独进行仿真?
举报

Albert

2015-10-13 12:25:45
引用: crjmail 发表于 2015-10-13 09:27
请问你一下,你一般使用Modelsim仿真整个工程还是对工程里的模块单独进行仿真?

都有,一般是先模块仿真通过在总的仿真,我是新手,你借鉴借鉴就好,问问大神们怎么看
举报

goodbey155

2015-10-14 09:55:01
我记得明德扬的视频有着部分的讲解,360云盘下载,http://yunpan.cn/cjZTiDA9pY56x  访问密码 c359,不知道能不能解决你的问题。
举报

goodbey155

2015-10-14 10:02:15
我记得明德扬的视频有相关内容的讲解,可以参考。
举报

416980

2015-10-15 11:13:14
引用: goodbey155 发表于 2015-10-14 09:55
我记得明德扬的视频有着部分的讲解,360云盘下载,http://yunpan.cn/cjZTiDA9pY56x  访问密码 c359,不知道能不能解决你的问题。

谢谢,我看一下
举报

更多回帖

发帖
×
20
完善资料,
赚取积分