FPGA外接DDR3，带宽怎么计算？

DDR3的理论带宽怎么计算？用xilinx的控制器输入时钟200M。
FPGA与DDR的接口如下：

2016-2-17 18:18:29

坐等坐等坐等坐等

2016-2-17 20:37:30

xilinx的DDR的ip核有个最大带宽，具体你可以看下手册

2016-2-17 20:38:48

你自己建议一个DDR的IP工程，然后去看xilinx的UG就行了。

2016-2-18 09:15:37

引用: 南盗发表于 2016-2-17 20:38
你自己建议一个DDR的IP工程，然后去看xilinx的UG就行了。

好的，谢谢！20字符，20字符，20字符，20字符。

2016-2-18 10:45:37

引用: 南盗发表于 2016-2-17 20:38
你自己建议一个DDR的IP工程，然后去看xilinx的UG就行了。

我看了建立IP时链接的文档ug586_7Series_MIS.pdf这个文档，上面好像没写怎么计算带宽。