Xilinx FPGA入门连载60：FPGA 片内ROM FIFO RAM联合实例之功能仿真

         打开文件夹sp6ex21下的ISE工程。

如图所示，切换到“Design à Simulation”界面。鼠标选中“vtf_sp6.v”文件。

         此时，在“Processer:vtf_sp6”下，选择“SimulateBehavioral Model”，然后点击鼠标右键，弹出菜单中选择“ProcessProperties…”。

         如图所示，确认设置好在安装Modelsim过程中编译好的ISELibrary路径。设定完成后点击“OK”回到ISE主界面。

         如图所示，双击“Simulate Behavioral Model”开始仿真。

         接着，Modelsim中我们可以查看读写ROM、FIFO和RAM的波形。

         所有的读写波形：

         ROM读数据波形：

         FIFO第一次读波形：

         FIFO第二次读波形：

         FIFO第三次读波形：

         FIFO第四次读波形：

         RAM读波形：