STM32/STM8技术william hill官网
直播中

轻逸潇然

9年用户 22经验值
擅长:可编程逻辑 嵌入式技术 处理器/DSP
私信 关注
[问答]

求教STM32F101C8T6的芯片和8M的晶振不起振怎么办?

8M的晶振原先一直配的30pF的负载电容能工作,主程序重新修改之后,出现不少程序运行一段时间就不运行了,晶振不振,不工作的情况!也有一部分是能正常运行一段时间的!想请教下这个晶振不起振跟什么有关?技术人员把负载电容加到220pF,由于本人不是搞技术的,想问下这个晶振不振是不是跟程序也有关,程序能解决吗?还是跟硬件威廉希尔官方网站 排布干扰有关系?
已退回5积分

回帖(7)

轻逸潇然

2016-5-14 14:21:51
来人帮忙啊!!!!!
举报

顺产不聪明

2016-5-14 14:56:14
晶振如果是运行一段时间才失效,可能会是干扰造成的,我就遇到过这种情况,解决办法是某些单片机中带有晶振失效中断,在此中断中恢复,还有就是晶振的驱动能力选择到合适的档位,尽量选择内部晶振
举报

轻逸潇然

2016-5-14 15:24:14
引用: 顺产不聪明 发表于 2016-5-14 14:56
晶振如果是运行一段时间才失效,可能会是干扰造成的,我就遇到过这种情况,解决办法是某些单片机中带有晶振失效中断,在此中断中恢复,还有就是晶振的驱动能力选择到合适的档位,尽量选择内部晶振

首先感谢您的回答,还想请问下,之前老产品一直用的8M晶振,新产品对程序进行了修改,程序会影响外部晶振工作吗?还有就是线路板排布改过了,晶振挨着的地方加了个5V转3.3V的集成威廉希尔官方网站 ,这个会产生运行一段时间后对晶振形成干扰导致芯片死机不工作的情况吗?
举报

轻逸潇然

2016-5-14 16:14:43
懂的朋友快来指教啊
举报

24不可说

2016-5-15 00:22:19
可能受到了干扰
举报

轻逸潇然

2016-5-15 17:05:09
干扰的原因难查啊
举报

ヾ洋洋洋洋洋

2016-5-15 19:40:03
1,由于芯片本身的厚度很薄,当激励功率过大时,会使内部石英芯片破损,导致停振;
  2,由于石英晶体在剪脚和焊锡的时候容易产生机械应力和热应力,而焊锡温度过高和作用时间太长都会影响到晶体,容易导致晶体处于临界状态,以至出现时振时不振现象,甚至停振;
3,在焊锡时,当锡丝透过线路板上小孔渗过,导致引脚跟外壳连接在一块,或是晶体在制造过程中,基座上引脚的锡点和外壳相连接发生单漏,都会造成短路,从而引起停振;
  
  4,有功负载会降低Q值(即品质因素),从而使晶体的稳定性下降,容易受周边有源组件影响,处于不稳定状态,出现时振时不振现象;
5、在压封时,晶体内部要求抽真空充氮气,如果发生压封不良,即石英晶体的密封性不好时,在酒精加压的条件下,其表现为漏气,称之为双漏,也会导致停振,
   
  6,当石英晶体频率发生频率漂移,且超出石英晶体频率偏差范围过多时,以至于捕捉不到石英晶体的中心频率,从而导致芯片不起振。

    当遇晶振不起振的以上情况时,我们应该采取如下的正确处理方法:
  1,压封工序是将调好的谐振件在氮气保护中与外壳封装起来,以稳定石英晶体谐振器的电气性能。在此工序应保持送料仓、压封仓和出料仓干净,压封仓要连续冲氮气,并在压封过程中注意焊头磨损情况及模具位置,电压、气压和氮气流量是否正常,否则及时处理。其质量标准为:无伤痕、毛刺、顶坑、弯腿,压印对称不可歪斜。
  
  2,由于石英晶体是被动组件,它是由IC提供适当的激励功率而正常工作的,因此,当激励功率过低时,晶体不易起振,过高时,便形成过激励,使石英芯片破损,引起停振。所以,应提供适当的激励功率。另外,有功负载会消耗一定的功率,从而降低晶体Q值,从而使晶体的稳定性下降,容易受周边有源组件影响,处于不稳定状态,出现时振时不振现象,所以,外加有功负载时,应匹配一个比较合适有功负载。
  
 3,当晶体产生频率漂移而且超出频差范围时,应检查是否匹配了合适的负载电容,可以通过调节晶体的负载电容来解决。
   4,严格按照技术要求的规定,对石英晶体组件进行检漏试验以检查其密封性,及时处理不良品并分析原因;
   
 5,控制好剪脚和焊锡工序,并保证基座绝缘性能和引脚质量,引脚镀层光亮均匀无麻面,无变形、裂痕、变色、划伤、污迹及镀层剥落。为了更好地防止单漏,可以在晶体下加一个绝缘垫片。
  
举报

更多回帖

发帖
×
20
完善资料,
赚取积分