FPGA|CPLD|ASICwilliam hill官网
直播中

sxw2346

8年用户 10经验值
擅长:嵌入式技术
私信 关注
[问答]

用verilog语言编写PwM生成模块

用verilog语言编写PwM生成模块
已退回5积分

回帖(2)

h1654155954.6704

2016-5-18 13:08:13
给您一个思路:用8位计数器计数,从0计到255。再用一个8位数值比较器,根个计数值比一下,大于就输出1;小于等于就输出0.计数器代码太经典了,有现成的不写了,8位数值比较器:assign OUT=((CNT>DATA)? 1:0);
DATA=127就是设置占空比50%
举报

静雨轻弦

2016-5-18 13:45:32

谢谢了,值得学习
举报

更多回帖

发帖
×
20
完善资料,
赚取积分