FPGA|CPLD|ASICwilliam hill官网

381443661

10年用户 14经验值

私信关注

[问答]

我想用Verilog HDL语言写一个FPGA的程序

比如说：BM1拨上实现流水灯功能（用LED灯显示）
BM2拨上实现ADC0804功能（用数码管显示）
BM3拨上实现TLC5620功能（用数码管显示）
BM4拨上实现点阵功能（用16*16点阵显示“欢”）
BM5拨上实现LCD1602功能（用1602液晶显示“学号”（第1行），“姓名（拼音）（第2行）
这个程序的框架应该怎么设计？
我是这样设计的
always
if(BM1)

if(BM2)

if(BM3)

if(BM4)

if(BM5)
但是结果不对啊，if根本没起作用，求高手帮助，我是小白

已退回5积分

回帖（14）

381443661

2016-5-17 20:29:40

自顶。。。。。。。。。。。。。。。。。。。

举报

381443661

2016-5-17 20:29:52

求助william hill官网大神，急急急急急急

举报

381443661

2016-5-17 20:30:03

自顶。。。。。。。。。。。

举报

h1654155954.6704

2016-5-17 23:10:58

好像是因为您没有ELES吧？

举报

hawke

2016-5-18 08:42:25

看你的功能没有交集，分为5个always块更易读，不易出错。
下拨要关闭相应功能的话，每个if的else是必须的，否则综合得到锁存器了。

举报

hawke

2016-5-18 08:43:36

看你的功能没有交集，分为5个always块更易读，不易出错。
下拨要关闭相应功能的话，每个if的else是必须的，否则综合得到锁存器了。

举报

王久强

2016-5-18 12:39:44

if（）
begin

end

举报

王久强

2016-5-18 12:40:12

引用: 王久强发表于 2016-05-18 12:39
if（）
begin

end

这样if语句就有效了

举报

小白报道

2016-5-18 13:30:03

这个怎么样你也应该贴出来代码吧

举报

flywindchang

2016-5-19 11:11:29

上面的回答你没有用到?_?

举报

RainJ123

2016-5-19 14:57:35

BM设初值了吗，第一个if是否是一直执行下去，如果是一直执行下去就要分开写，不能用同一个时钟，用不同时钟或分时

举报

曲终人散

2016-5-22 10:34:58

想写就赶紧行动吧

举报

陈发旺

2016-5-30 18:16:24

按键和开关记得要去抖动

举报

L.Lawlietqqqq

2016-6-4 23:29:16

Verilog HDL 每个if 都需要else

举报

更多回帖

14

相关问答

×

20

完善资料，
赚取积分