FPGA|CPLD|ASICwilliam hill官网
直播中

莫问牵挂

8年用户 8经验值
私信 关注
[问答]

差分时钟转单端

我用xilinx  A7  35T,pcs的差分时钟管脚输入一个差分时钟,使用IBUFDS_GTE2得到一个单端时钟,把这个单端时钟引到外部管脚,用示波器没有看到。各位大神帮忙指点一下
已退回1积分

回帖(2)

莫问牵挂

2016-6-2 20:59:01
跪求高手指点!!!
举报

xuyuanzhi

2016-6-30 11:16:57
分享个人验证有无时钟的一个方法:利用这个时钟实现一个逻辑,接着用chipscope去抓里面逻辑的一个信号,如果能抓到,可以证明时钟跑起来了。
举报

更多回帖

发帖
×
20
完善资料,
赚取积分