关于FPGA采样后FFT的计算问题，紧急求助~~~

帖子别沉啊，求大牛

首先，你不需要那么高的AD采样率，因为你的采样信号频率才50Hz，根据采样定律，顶多500Hz就可以了，另外，你可以减少AD采样的间隔时间来达到降采样，也可以提高FFT的采样点来提高频率分辨率，FFT的点数绝对是可以配置的

根据你所需要的最高频谱确定采样率

小手一抖，经验到手

大牛，问题是我的AD只能是64kHz，然后，不知道怎么改后面的了。

恩，具体能说的详细点儿吗？

首先确定你的采样频率 fs：
频谱图上只考虑正半轴为 0～ fs/2. 如果你采样频率为 64kHz，那么 50Hz 那根只是贴近原点的一根线；如果随后在被采样的 50Hz 正弦波上叠加一些其他信号（不会有绝对的50Hz），那需要考虑其他信号的频谱；或者你要考虑谐波......，总之采样频率可能为诸如 4*50Hz, 16*50Hz, 等选择。如果 fs 不是 50Hz 的倍数，还有频谱泄露（50Hz 附近出现多根线）。
可以直接从 64kHz 采样数据中抽取 fs 的数据，或者直接使用 fs 作采样时钟。

再说 fft:
连续的 2048/4096/8192 点采样值即可，注意结果如何对应到坐标轴(仔细理解数字信号处理中关于 DFT 的意义)。

学习学习

学习了