FPGA|CPLD|ASICwilliam hill官网
直播中

wlj341021

12年用户 62经验值
擅长:可编程逻辑 嵌入式技术 EDA/IC设计
私信 关注
[问答]

赛灵思的DDR3在init_calib_comlete拉高之前的波形，不知道对不对，和altra的不一样

ddr3端在init_calib_comlete拉高之前的波形，不知道对不对，求助高手，我是有AXI4总线连接的
  • boxing.png
已退回3积分

回帖（3）

南盗

2016-11-7 18:39:34
done信号起来才说明DDR初始化完成，之前是不用管的，你只要在done信号起来以后，看看你自己的读写有没有问题就可以了。
举报

daneast05

2016-11-15 13:41:51
你在init_calib_comlete拉高之前有对控制口进行读写配置吗？是不是只给时钟和复位，控制器就能自动完成初始化、校准和wr leveling？
举报

于鹏达

2017-7-19 14:32:33
请问您仿的是自己建立的工程吗？调用核之后仿真需要哪些文件呢？或者是仿真时候除了时钟，像                              mcb3_dram_dqs,mcb3_dram_dqs_n这些信号怎么给呢？谢谢
举报

更多回帖

3 0 0

相关问答

发帖
电子发烧友APP
|投诉反馈|电子发烧友网
© 2021 bbs.elecfans.com
湘ICP备2023018690号
×
20
完善资料，
赚取积分