FPGA|CPLD|ASICwilliam hill官网
直播中

lq

10年用户 111经验值
擅长:EDA/IC设计 EDA/IC设计
私信 关注
[问答]

整数除法器的设计

主频在400Mhz,输入端可配置,最大128位,整数无符号除法(四舍五入),重点是在10个周期内算完。
已退回5积分

回帖(7)

h1654155956.5608

2016-7-25 08:31:55
long long也只能64位啊。
举报

chenwei6991627

2016-7-25 09:16:29
你的方案还没搞清楚把
举报

lq

2016-7-25 14:04:37
引用: chenwei6991627 发表于 2016-7-25 09:16
你的方案还没搞清楚把

网上的一些方案都难以实现啊,你觉得怎样做为好?
举报

lq

2016-7-25 14:05:29
引用: zhifubao 发表于 2016-7-25 08:31
long long也只能64位啊。

一般是这样的,但如果有128位呢?
举报

偏移量

2016-7-28 16:31:07
128位整数!            
举报

lq

2016-8-1 18:58:50
引用: 偏移量 发表于 2016-7-28 16:31
128位整数!

这种情况也要考虑
举报

黑桃ACE

2016-8-3 20:56:57
128位。。。。这么大
举报

更多回帖

发帖
×
20
完善资料,
赚取积分