FPGA|CPLD|ASICwilliam hill官网
登录
直播中
AlivinWu
8年用户
3经验值
擅长:可编程逻辑
私信
关注
[问答]
xilinx EDF已经综合过的网表文件怎样添加到Vivado工程中?
开启该帖子的消息推送
计数器
Vivado
xilinx EDF已经综合过的网表文件怎样添加到Vivado工程中?买了一个第三方的IP,给出了端口列表和核心模块发射机的.edf已经综合过的网表文件,该网表文件里面富含了大量的信息,我想知道edf文件怎样添加到Vivado工程中去?要不然的话,总是提示核心模块实例化失败!
回帖
(8)
ya123456
2016-9-7 13:13:18
n
n
举报
ya123456
2016-9-7 13:13:18
nz
nz
举报
ya123456
2016-9-7 13:16:14
;bq~
;bq~
举报
ya123456
2016-9-7 13:16:46
na.gj
na.gj
举报
chenliuguo
2016-9-11 08:34:55
好像可以直接把edf文件添加进工程
好像可以直接把edf文件添加进工程
举报
jinwenjing
2017-7-14 10:08:36
请问解决了吗
请问解决了吗
举报
jinwenjing
2017-7-16 09:31:52
添加design source 添加进去就好
添加design source 添加进去就好
举报
nanjiwang
2017-9-2 21:11:11
请问解决了没啊?我现在也遇到了这个问题啊
请问解决了没啊?我现在也遇到了这个问题啊
举报
更多回帖
rotate(-90deg);
回复
相关问答
计数器
Vivado
求助
vivado
中
如何调用 封装好的*.edif和*_stub.v
文件
,直接
添加到
工程
中一直报错,谢谢帮助
2017-08-31
8126
怎么将纯文本
文件
添加到
Vivado
项目
2020-04-08
6224
如何把
已经
做好的
工程
添加到
ucosiii
中
?
2020-05-06
1252
如何将tsc.h,tsc_h.asm
文件
添加到
工程
去编译并且使用函数
2018-06-21
2690
怎样
将下载的mbedTLS包
添加到
工程
里去呢
2022-01-20
1472
如何为后
综合
模拟和/或后PAR
网
表
模拟生成VHDL或Verilog
网
表
?
2019-11-11
2052
Vivado
EDN
文件
读取错误
2018-10-18
4043
如何把RTS库
添加到
工程
文件
中
?
2021-04-02
3209
求助,使用active_hdl 仿真
xilinx
IP,遇到问题
2022-09-25
15956
如何将库
添加到
设计
中
并使用Tcl脚本编译?
2020-04-16
1150
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
英国威廉希尔公司网站
william hill官网 版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分