返回 专家问答
黄勇

Allegro高速PCB设计DDR存储器模块布局布线设计思路解析

收藏 已收藏
赞(0) •  提问(51

提问

xiadamo
2018-10-10 17:25:36
老师,参考电压的线要怎么走
展开▼

查看所有回答

xiadamo
2018-10-10 17:26:40
请问t点的拓扑结构是怎么设置的
展开▼

查看所有回答

xiadamo
2018-10-10 17:28:32
还有菊花链的拓扑结构
展开▼

查看所有回答

xiadamo
2018-10-10 17:30:24
菊花链等长是一段一段还是一起等长
展开▼

查看所有回答

xiadamo
2018-10-10 17:30:42
t点等长是如何等长呢
展开▼

查看所有回答

bike6162322
2018-10-10 17:35:28
T点和FLy-by的串组分别是怎么放置的
展开▼

查看所有回答

bike6162322
2018-10-10 17:36:33
单片DDR的串组是怎么放置的
展开▼

查看所有回答

bike6162322
2018-10-10 17:45:15
T点和FLY_by 2钟拓扑分别是在什么情况下使用?
展开▼

查看所有回答

陈坤1008
2018-10-11 13:49:07
DDR 的data, addr,  control singal 三者之间的关系长度怎么样
展开▼

查看所有回答

刘晓平
2018-10-11 23:25:45
怎么样控制信号完整性,高频不延迟
展开▼

查看所有回答

杨翼
2018-10-12 09:38:28
直播内容有回放吗?
展开▼

查看所有回答

nettui
2018-10-12 15:01:52
课件提供下载吗
展开▼

查看所有回答

sam
2018-10-12 15:08:29
既然DDR的单端信号线已经做阻抗控制了(参考面,线宽线距决定),为什么有些板子上还加串阻呢?是什么考虑?
展开▼

查看所有回答

王景溢
2018-10-12 15:09:17
怎么时断时续的
展开▼

查看所有回答

qditz
2018-10-12 15:14:02
双倍数据数率可以给我们提供哪些优势?
展开▼

查看所有回答

史福祥
2018-10-12 15:15:47
开始多长1时间了
展开▼

查看所有回答

杨学礼
2018-10-12 15:22:23
回流地过是打在发送端还是接收端呢?
展开▼

查看所有回答

邓亮
2018-10-12 15:30:24
课件希望提供
展开▼

查看所有回答

杨学礼
2018-10-12 15:34:52
TX和RX是差分信号吗
展开▼

查看所有回答


展开▼

查看所有回答

更多提问
赞(0) •  提问(51
黄勇
Allegro高速PCB设计DDR存储器模块布局布线设计思路解析
发布日期: + 关注问答
黄勇 凡亿
设计经理

深圳市凡亿技术开发有限公司设计中心技术总监;凡亿教育创始人;PCB联盟网电子william hill官网 特邀版主;长期致力于Cadence Allegro高速PCB设计与Cadence Allegro 高速PCB设计视频教学;具备丰富的PCB设计实战经验,尤其擅长高速信号数字类、消费电子类产品的PCB设计。其系列Cadence Allegro软件速成视频教程、Cadence Allegro版PCB设计全流程实战视频深受业界PCB爱好者的赞誉,是开启PCB实战视频教学的先驱者。

`
直播链接:http://t.elecfans.com/live/574.html

直播内容及亮点:
详解DDR高速存储器模块的布局布线的设计思路,从原理图分析到PCB布局布线,从一片到两片、四片DDR,从DDR一代到DDR四代,全面的去告诉大家应该如何去处理DDR的设计。

直播大纲:
1、DDR原理信号分析
2、DDR布局思路解析(1/2/4片)
3、DDR布线思路解析(1/2/4片)
4、DDR信号时序等长解析(1/2/4片)
5、DDR、DDR2、DDR3、DDR4区别与联系
6、你问我答10个关于DDR设计问题现场答疑

` 专家问答.jpg 专家问答.jpg

分享到

QQ空间 QQ好友 微博
取消