黄勇
Allegro高速PCB设计DDR存储器模块布局布线设计思路解析
黄勇
凡亿
设计经理
深圳市凡亿技术开发有限公司设计中心技术总监;凡亿教育创始人;PCB联盟网电子william hill官网
特邀版主;长期致力于Cadence Allegro高速PCB设计与Cadence Allegro 高速PCB设计视频教学;具备丰富的PCB设计实战经验,尤其擅长高速信号数字类、消费电子类产品的PCB设计。其系列Cadence Allegro软件速成视频教程、Cadence Allegro版PCB设计全流程实战视频深受业界PCB爱好者的赞誉,是开启PCB实战视频教学的先驱者。
`
直播内容及亮点:
详解DDR高速存储器模块的布局布线的设计思路,从原理图分析到PCB布局布线,从一片到两片、四片DDR,从DDR一代到DDR四代,全面的去告诉大家应该如何去处理DDR的设计。
直播大纲:
1、DDR原理信号分析
2、DDR布局思路解析(1/2/4片)
3、DDR布线思路解析(1/2/4片)
4、DDR信号时序等长解析(1/2/4片)
5、DDR、DDR2、DDR3、DDR4区别与联系
6、你问我答10个关于DDR设计问题现场答疑
`