Analog/RF IC设计
登录
直播中
李玲
7年用户
1206经验值
私信
关注
VCO相位噪声为啥会以1MHz或者100KHz处的值为标准?
开启该帖子的消息推送
VCO
相位噪声
Jitter
求助,刚刚开始学习VCO,看到很多文献关于相位噪声的描述都以1MHz或者100KHz处的值为标准,相位噪声与jitter的关系不是一段偏移频率上的积分吗?为啥会以这些点的值为标准?这些值的大小有什么影响?
我想问问,要求相位噪声低于-120,比如说-123和-113,哪一个符合?
回帖
(3)
陈晨
2021-6-25 17:34:53
如果工程应用肯定不限于100K 和1MHz,也可能是200K,600K这样的值。不过在
100K~1M之间基本都是20dB/十倍频程的滚降速度,知道了一个点,推算其它频点也容易。
学术上基本就以100K或1M的标准为主了,这样大家对比起来更方便。
参考一下razavi 射频微电子的第八章,关于相位噪声的部分。里面有个GSM的例子。
另外,你说的偏移频率的积分,某个偏移频点功率对于时间的积分平均值,并不是关于频率的积分。
如果工程应用肯定不限于100K 和1MHz,也可能是200K,600K这样的值。不过在
100K~1M之间基本都是20dB/十倍频程的滚降速度,知道了一个点,推算其它频点也容易。
学术上基本就以100K或1M的标准为主了,这样大家对比起来更方便。
参考一下razavi 射频微电子的第八章,关于相位噪声的部分。里面有个GSM的例子。
另外,你说的偏移频率的积分,某个偏移频点功率对于时间的积分平均值,并不是关于频率的积分。
举报
朱艳丽
2021-6-25 17:35:30
-123dB吧,肯定是低的相位噪声来得优越。
-123dB吧,肯定是低的相位噪声来得优越。
举报
子月崖
2021-8-12 17:37:59
因为PLL环路带宽一般设计为几百KHz到几MHz(参考频率的百分之一到十分之一),相对来说带宽附近的相噪更难以抑制,往往反应了PLL相噪处理的水平高低,为便于评估,所以关心100K/1M这样特定的频点的相噪
因为PLL环路带宽一般设计为几百KHz到几MHz(参考频率的百分之一到十分之一),相对来说带宽附近的相噪更难以抑制,往往反应了PLL相噪处理的水平高低,为便于评估,所以关心100K/1M这样特定的频点的相噪
举报
更多回帖
rotate(-90deg);
回复
相关问答
VCO
相位噪声
Jitter
选择环路带宽涉及抖动、
相位
噪声
、锁定时间或杂散问题
2018-08-29
3682
倍频器分频器与混频器相噪恶化公式,请问
100KHz
处
相位
噪声
-115dBc/Hz过了二分频器或二倍频器后
100KHz
处
相噪
为
多少?
2018-08-03
18623
ADF4118无法锁定
2018-09-26
2215
hmc833环路滤波设计环路器件元件
值
如何调整?
2018-09-06
2169
如何根据基本的数据表规格估算出P L L的
相位
噪声
2018-08-31
1837
如何用交叉耦合电流饥饿型
VCO
设计实现降低时钟频率的
相位
噪声
?
2021-02-25
2707
一款1.9~5.7 GHz宽带低
噪声
BiCMOS LC
VCO
设计
2019-07-12
1724
时序至关重要:具有分数频率合成器的锁相环边界杂散怎么减少
2018-09-06
1473
HMC833配置输出
为
50
MHZ
相噪恶化严重
2018-09-20
1879
在用PXI-6251数据采集卡进行数据采集时的波形显示问题
2014-03-09
2784
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
英国威廉希尔公司网站
william hill官网 版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分