IP 核可交付成果
当一家公司购买 IP 核的许可时，它通常会收到在自己的产品中设计、测试和使用该核所需的一切。IP核设计通常以硬件描述语言HDL提供，类似于计算机软件程序。还可以提供逻辑和测试模式以及信号规范。通常包括所需的任何软件，以及有关已知错误的设计说明和文档。
由于 IP 核有软核和硬核的区别，IP提供商还需要为这两种不同类型的 IP 核提供不同的代码、脚本、软件、数据、报告和其他类型的记录以及文档。
软 IP 核的可交付成果
产品文件
行为和/或 RTL（寄存器传输级别）级别的可编译的 Verilog/VHDL 代码。
对应的编译脚本（Tcl）和综合约束文件（SDC）。
编译报告
用于扫描插入和 ATPG（自动测试模式生成和自动测试模式生成器）的脚本（可选）
Floorplanning shell和约束（可选）
Place & route脚本（可选）
安装指南和脚本（可选）
有关已知错误的设计说明和文档
应用说明，包括实例化内核的 VHDL/Verilog 设计示例。
设计示例 - 针对参考库（CIC -Cascaded Integrator Comb - 提供）的参考（综合）设计，以及相应的面积、时序、功率、可测试性报告。
验证文件
所有可交付成果均应经过全面测试并具有以下特点：
系统级验证和测试策略
具有预期结果/测试报告的验证/
仿真模型/环境和测试台（测试模式）脚本和测试套件。
测试计划/指南/方法和可测试性测量
用于测试核心功能的向量
代码覆盖率报告
功能验证模型（可选）
用于模拟的行为模型。
合适的功能模型
仿真模型（可选）
基本延迟模型。
测试台中使用的 BFM（总线功能模型）和总线监视器
文档文件
功能规范、描述和架构
主要特点和声明
全面的技术规格和数据表
配置信息和参数
用户指南/用户手册。
验证计划/指南
集成指南
硬核 IP 内核的可交付成果
产品文件
优化的网表格式
GDSII（图形数据流 II）布局视图集成。
SPICE 网表 (.cdl)
约束文件
Place & route脚本
布局相关信息（时序、功率、延迟、面积等）
安装脚本
设计实例
验证文件
所有可交付成果都将由 IP 提供商进行全面测试和表征。
测试报告。
自检测试台
用于测试核心的测试向量
约束
实例化模板
高故障覆盖率测试向量
文档文件
功能规格
数据表
用户指南
集成指南
测试指南
制造测试的测试模式
测试向量，
基于封装 IC 的评估套件
表征报告
集成支持
系统集成文件
ISA（指令集架构）或行为模型
总线功能模型
周期精确模型
签核模型
时序和综合模型
物理（平面规划）模型
可选仿真模型
.lib、.lef 等时序模型
推荐用于硬件/软件协同仿真和系统集成的商用软件，适用于特定的硬核 IP
制造测试的测试模式（如适用）
用户指南的内容
架构和功能描述
声明和假设
详细的 I/O 描述
设计和编码指南的例外情况
框图
注册地图
时序规范
时序图
面积/性能/功率
DFT 和测试覆盖率
尺寸/门数
配置和参数
测试结构、可测试性和测试覆盖率
推荐的时钟和复位策略
推荐的软件环境，包括编译器和驱动程序
推荐的系统验证策略
推荐的测试策略
平面布置指南
调试策略，包括在线仿真和调试工具
版本历史和已知错误
