AD9467芯片的时钟输入的端接100欧电阻是放在交流耦合电容前还是交流放耦合电容之后？

您好！
          一般而言，差分时钟的终端匹配电阻（一般是100欧）是放在交流耦合电容之后，但是我看AD9467芯片手册的上的应用图上确实是，把100欧端接匹配电阻放在交流耦合电容之前，请问这个是为什么，放在交流耦合电容之后不行吗，请问这个从理论上有详细的分析和介绍吗，谢谢！a