【基于Lattice MXO2的小脚丫FPGA核心板】工程创建和固件烧录 - FPGA开发者技术社区 - 电子技术william hill官网 - 广受欢迎的专业电子william hill官网 - 威廉希尔官方网站
分享 收藏 返回

[文章]

【基于Lattice MXO2的小脚丫FPGA核心板】工程创建和固件烧录

基于Lattice MXO2 LPC的小脚丫FPGA核心板 - Type C接口

FPGA_board_view.png

开发板的硬件规格如下:

  • 核心器件:Lattice LCMXO2-4000HC-4MG132
    • 132脚BGA封装,引脚间距0.5mm,芯片尺寸8mm x 8mm;
    • 上电瞬时启动,启动时间<1ms;
    • 4320个LUT资源, 96Kbit 用户闪存,92Kbit RAM;
    • 2+2路PLL+DLL;
    • 嵌入式功能块(硬核):一路SPI、一路定时器、2路I2C
    • 支持DDR/DDR2/LPDDR存储器;
    • 104个可热插拔I/O;
    • 内核电压2.5-3.3V;
  • 板载资源:
    • 两位7段数码管;
    • 两个RGB三色LED;
    • 8路用户LED;
    • 4路拨码开关;
    • 4路按键;
  • 36个用户可扩展I/O(其中包括一路SPI硬核接口和一路I2C硬核接口)
  • 支持的开发工具思德普开发的Web IDE以及Lattice官方提供的Diamond
  • 支持MICO32/8软核处理器以及RISC-V软核
  • 板上集成FPGA编程器,采用U盘的模式
  • 一路USB Type C接口,可用于给核心板供电、给FPGA下载JED文件以及同上位机通过UART通信
  • 板卡尺寸52mm x 18mm

引脚的定义如图所示

STEP_MXO2_LPC_Pin.png

FPGA工程搭建和烧录

使用Lattice的Diamond进行该款FPGA的开发,在Diamond的起始页,选择"New"选项,创建Diamond工程。

创建工程0.png
创建工程.png

定义工程名以及选择工程路径

工程名和路径.png

选择工程对应的目标器件

工程目标器件.png

在工程中添加相应的文件

工程文件添加.png

选择工程使用的综合工具
综合工具选择.png

最后会给出工程的创建信息,确认后完成工程的创建。

工程信息.png

在工程中新建Verilog文件,这里以最简单的开关控制RGB作为示例。

module exp01_LED (sw,led);
input [2:0] sw;							//开关输入信号,利用了其中3个开关
output [2:0] led;						//输出信号到RGB LED

assign led = sw;                                          //assign连续赋值。

endmodule

在Tool->SpreadView的Port Assignments中为模块分配管脚。
Pin Assign.png

完成上述步骤,编译工程后,在工程的输出目录中,复制生成的.jed文件,连接上开发板后,将该文件拖拽到枚举出的大容量存储设备中,即可在开发上运行设计的模块。

回帖(1)

rzd

2024-8-23 12:54:57
您好,请问下Lattice MachXO3 Family 芯片如何配置unused pin的IO状态?
1:通过《MachXO3 Family Data Sheet》查阅到
     During configuration of the user-programmable I/O, the user has an option to tri-state the
I/O and enable an internal pull-up, pull-down or buskeeper resistor. This option also applies
to unused pins (or those not bonded to a package pin).
也就是说,可以对unused pins进行配置上下拉。因为芯片上电后IO默认三态下拉,我想现在将部分IO改为三态上拉。
2:试了很久,发现在Diamond软件中,只有Spreadsheet View中可以配置上下拉,但必须限定IO为输入或输出

更多回帖

×
发帖