归根结底,电源,信号没法很好布通,是由于在布局和开始的走线时,对未来的走线所需的空间和走线 预计不足 或者没有预估到造成的
1 w9 g$ w' j" l' C% a& L9 |
一般来说,目前我用的布局走线方式是在导入PCB后,按照模块把每个模块最小化布局+走线 也就是说,整体布局没有开始时,你的局部走线就完成了,这样 之后的布局和走线就是面对一个一个的模块的布局和互相之间的互联,这样就不会存在芯片周围走不通的情况,这么砍下来 一个板子一般也就几个到十几个模块 ,最终你的工作就是这十几个模块之间的布局调整和互联关系处理。3 p k% N5 W: {2 T: F
这样最大的好处就是不会遇到你所说的芯片周围某些地方会出线预估不足的情况导致后续走线非常困难,比如说在对CPU模块开始的布局处理时候,CPU的扇出走线,包括过孔,去耦电容摆放和连接,CPU范围内的电源互相连接就已经完成了,这样将来CPU真个模块就相当于一个芯片,你只用处理对外的连线,内部永远不会出线你说的情况。6 U# T: C4 ^; y( A; T2 y
但是这种方法存在一个问题,就是对于尺寸非常紧凑的板子不适应,因为往往这种情况布局最小化不等于最优,因为由于结构和其他干涉因素,模块的布局不能很理想,有可能你最小化的模块是正方型,结果将来结构是矩形,弧形的空间。此时就需要适应环境,同步考虑各种因素了。
归根结底,电源,信号没法很好布通,是由于在布局和开始的走线时,对未来的走线所需的空间和走线 预计不足 或者没有预估到造成的
1 w9 g$ w' j" l' C% a& L9 |
一般来说,目前我用的布局走线方式是在导入PCB后,按照模块把每个模块最小化布局+走线 也就是说,整体布局没有开始时,你的局部走线就完成了,这样 之后的布局和走线就是面对一个一个的模块的布局和互相之间的互联,这样就不会存在芯片周围走不通的情况,这么砍下来 一个板子一般也就几个到十几个模块 ,最终你的工作就是这十几个模块之间的布局调整和互联关系处理。3 p k% N5 W: {2 T: F
这样最大的好处就是不会遇到你所说的芯片周围某些地方会出线预估不足的情况导致后续走线非常困难,比如说在对CPU模块开始的布局处理时候,CPU的扇出走线,包括过孔,去耦电容摆放和连接,CPU范围内的电源互相连接就已经完成了,这样将来CPU真个模块就相当于一个芯片,你只用处理对外的连线,内部永远不会出线你说的情况。6 U# T: C4 ^; y( A; T2 y
但是这种方法存在一个问题,就是对于尺寸非常紧凑的板子不适应,因为往往这种情况布局最小化不等于最优,因为由于结构和其他干涉因素,模块的布局不能很理想,有可能你最小化的模块是正方型,结果将来结构是矩形,弧形的空间。此时就需要适应环境,同步考虑各种因素了。
举报