优秀的Verilog/FPGA开源项目-浮点运算器（FPU）介绍

Alpha半透明图形叠加算法Matlab+Verilog的设计实现

一款以32位ARMCortexTM-M0处理器内核为基础的高性价比安全MCU

优化单片机程序代码的策略与方法

基于FPGA的高效乘法器

verilog运算符的优先级

如何利用xilinx器件中LUT的结构特征设计乘法器呢？

布斯算法（Booth Algorithm）乘法器的Verilog实现

集成乘法器幅度调制与解调实验

如何用LUT做一个可动态配置的卷积核呢？

混频器的本质原理

FPGA数字信号处理-AM调制的实现

FPGA浮点IP内核究竟有哪些优势呢？

INA226驱动程序

时序约束怎么用？时序约束到底是要干嘛？

总结一下pipeline流水线设计的关键点

FPGA时序分析之关键路径

乘法器的Verilog HDL实现方案

简易FM信号解调的FPGA实现过程讲解

简易FM信号调制的FPGA实现过程讲解