搜索内容
登录
Verilog
28人关注
Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑威廉希尔官方网站 图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
...展开
693
文章
652
视频
929
帖子
110164
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
视频
方案
164
05:01
25 第7讲--自定义IP实验 - 第6节
充八万
183
05:01
25 第7讲--自定义IP实验 - 第5节
充八万
197
05:01
25 第7讲--自定义IP实验 - 第4节
充八万
185
05:01
25 第7讲--自定义IP实验 - 第3节
充八万
192
05:01
25 第7讲--自定义IP实验 - 第2节
充八万
157
05:01
25 第7讲--自定义IP实验 - 第1节
充八万
198
05:01
25 Lesson25：SF-EP1C开发板实验4——基于FIFO的串口发送机设计 - 第3节
充八万
181
05:01
25 Lesson25：SF-EP1C开发板实验4——基于FIFO的串口发送机设计 - 第2节
充八万
175
05:01
25 Lesson25：SF-EP1C开发板实验4——基于FIFO的串口发送机设计 - 第1节
充八万
188
05:01
25 121 可配置的PWM设计 - 第4节
充八万
199
05:01
25 121 可配置的PWM设计 - 第3节 #硬声创作季
充八万
198
05:01
25 121 可配置的PWM设计 - 第2节
充八万
157
05:01
25 121 可配置的PWM设计 - 第1节
充八万
200
05:01
25 24.FPGA入门实例：7寸液晶屏ColorBar显示驱动 - 第3节
充八万
169
05:01
25 24.FPGA入门实例：7寸液晶屏ColorBar显示驱动 - 第2节
充八万
198
05:01
25 24.FPGA入门实例：7寸液晶屏ColorBar显示驱动 - 第1节
充八万
177
05:01
25 23_实战篇：RAM IP 核实验（第二讲：程序设计） - 第7节
充八万
151
05:01
25 23_实战篇：RAM IP 核实验（第二讲：程序设计） - 第6节
充八万
197
05:01
25 23_实战篇：RAM IP 核实验（第二讲：程序设计） - 第5节
充八万
188
05:01
25 23_实战篇：RAM IP 核实验（第二讲：程序设计） - 第4节
充八万
上一页
4
/
33
下一页
相关推荐
更多 >
IOT
海思
STM32F103C8T6
数字隔离
硬件工程师
wifi模块
74ls74
MPU6050
Protues
UHD
STC12C5A60S2
×
20
完善资料，
赚取积分
下载APP
搜索内容
充八万 
