搜索内容
登录
Verilog
28人关注
Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑威廉希尔官方网站 图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
...展开
693
文章
652
视频
929
帖子
110171
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
帖子
视频
方案
179
05:01
25 23_实战篇：RAM IP 核实验（第二讲：程序设计） - 第3节
充八万
171
05:01
25 23_实战篇：RAM IP 核实验（第二讲：程序设计） - 第2节
充八万
192
05:01
25 23_实战篇：RAM IP 核实验（第二讲：程序设计） - 第1节
充八万
199
05:01
25 18C_使用在线逻辑分析仪ILA分析SPI波形 - 第3节
充八万
215
05:01
25 18C_使用在线逻辑分析仪ILA分析SPI波形 - 第2节
充八万
192
05:01
25 18C_使用在线逻辑分析仪ILA分析SPI波形 - 第1节
充八万
160
05:01
25 17B 数码管动态扫描显示数字逻辑建模 - 第3节
充八万
159
05:01
25 17B 数码管动态扫描显示数字逻辑建模 - 第2节
充八万
192
05:01
25 17B 数码管动态扫描显示数字逻辑建模 - 第1节 #硬声创作季
充八万
192
05:01
24_时钟 [001100000070] - 第2节
充八万
154
05:01
24_时钟 [001100000070] - 第1节
充八万
176
05:01
24 第6讲--定时器中断 - 第3节 #硬声创作季
充八万
196
05:01
24 第6讲--定时器中断 - 第2节
充八万
165
05:01
24 第6讲--定时器中断 - 第1节
充八万
163
05:01
24 120 行为级Verilog语法小结 - 第6节
充八万
181
05:01
24 120 行为级Verilog语法小结 - 第5节
充八万
162
05:01
24 120 行为级Verilog语法小结 - 第4节
充八万
165
05:01
24 120 行为级Verilog语法小结 - 第3节
充八万
173
05:01
24 120 行为级Verilog语法小结 - 第2节
充八万
177
05:01
24 120 行为级Verilog语法小结 - 第1节
充八万
上一页
5
/
33
下一页
相关推荐
更多 >
IOT
海思
STM32F103C8T6
数字隔离
硬件工程师
wifi模块
74ls74
MPU6050
Protues
UHD
STC12C5A60S2
×
20
完善资料，
赚取积分
下载APP
搜索内容
充八万 
![24_时钟 [001100000070] - 第2节](https://file1.elecfans.com/web2/M00/91/60/wKgZomTfo0SAcVKcAAC_guilbDc480.png)
![24_时钟 [001100000070] - 第1节](https://file1.elecfans.com/web2/M00/91/60/wKgZomTfoxKAPXZdAACgy-7uG2k170.png)
