搜索内容
登录
Versal
1人关注
Versal 产品组合基于 台积电（TSMC）的 7 nm FinFET 工艺技术，是第一个将软件可编程性与特定领域硬件加速和灵活应变能力相结合的平台，这对于跟上当今快速的创新步伐至关重要。
...展开
67
文章
0
视频
0
帖子
7680
阅读
关注标签，获取最新内容
全部
技术
资讯
资料
如何在IP集成器中将单工TX/RX核合并到多个Quad
2023-06-09
844阅读
Versal HBM系列外部参考时钟设计指南文章
2023-06-05
842阅读
Versal自适应SoC让Combo PON方案高性能、易于使用
2023-05-11
971阅读
Versal CPM AXI Bridge模式的地址转换
2023-05-10
1712阅读
Versal GTY仿真:初始化,复位和速率变更
2022-11-23
1220阅读
在Versal中通过NoC从PS-APU对AXI BRAM执行基本读写操作
2022-11-09
684阅读
Vitis™统一软件平台2022.2最新更新
2022-11-04
1154阅读
Vitis 2022.2 ACAP 设计流程强化
2022-11-02
473阅读
异构平台设计方法 探索赛灵思Versal ACAP设计方法论
2022-08-02
1006阅读
Versal ACAP，APU - 跟踪系统中发生 ATB 停滞可能引发处理器死锁
2022-08-03
427阅读
Versal ACAP、APU - DSB 指令后可能会发生推测性 TLB 填充
2022-08-05
384阅读
如何在Versal平台实现两个PS I2C控制器的回环
2022-08-02
583阅读
Versal ACAP，APU - 由于旧负载检测到异步外部异常中止，导致新负载误报同步外部异常中止
2022-08-05
417阅读
Versal ACAP PS GEM - GEM 控制器可能在大型发送卸载配置中触发错误的 Amba_Error
2022-08-05
770阅读
Versal ACAP, RPU - 为调试寄存器 DBGDSAR 设置的值错误
2022-08-05
547阅读
Versal ACAP、APU - ELR 错误报告序列中加密指令之间的中断
2022-08-05
889阅读
Versal ACAP，APU - 当有逐出传输事务处于暂挂状态时，外部数据嗅探可能导致数据损坏
2022-08-05
372阅读
DDR4/LPDDR4硬核控制器I/O plannin的设计和实现
2022-07-06
4442阅读
Versal ACAP的高层次综述
2022-06-16
1404阅读
Versal PCIe仿真例子工程介绍
2022-06-08
1302阅读
上一页
4
/
5
下一页
相关推荐
更多 >
高云半导体
Zedboard
I2S
SoC FPGA
简单PLD
UltraScale
逻辑芯片
16nm
三人表决器
Samtec
NCO
×
20
完善资料，
赚取积分
下载APP
搜索内容
