如何在Advanced IO Wizard(XPHY)中使用XPIO_VREF

如何在IP集成器中将单工TX/RX核合并到多个Quad

Versal HBM系列外部参考时钟设计指南文章

Versal CPM AXI Bridge模式的地址转换

Versal GTY仿真:初始化,复位和速率变更

在Versal中通过NoC从PS-APU对AXI BRAM执行基本读写操作

Vitis 2022.2 ACAP 设计流程强化

异构平台设计方法 探索赛灵思Versal ACAP设计方法论

如何在Versal平台实现两个PS I2C控制器的回环

DDR4/LPDDR4硬核控制器I/O plannin的设计和实现

Versal PCIe仿真例子工程介绍

赛灵思 Versal：单芯片内的精准同步

详解基于赛灵思的Versal™ ACAP设计创建步骤

是否采用 Versal？为什么升级到 Versal？

放大招!Versal ACAP 正式出货