硬声

11

0

0

水管工

#硬声创作季 #FPGA Zedboard教程-37 AXI_STREAM接口的视频输出驱动控制器的原理-2

打开App，查看更多精彩内容
相关推荐 评论0
FPGA,Vivado
1.2w

Vivado设置06【Vitis从入门到精通】#从零开始学Vitis

电子秤,慕尼黑华南电子展,输出
6393

#2022慕尼黑华南电子展 电子秤来感受力矩的精密输出

电工技术,输出,工作
5775

电动车充电器输出防反接威廉希尔官方网站 ，单向可控硅BT151工作过程#威廉希尔官方网站 原理

运算放大器,输出
4680

运放的输出阻抗，为什么受输入影响？#硬声创作季

PCB设计,rededa,电子工程师,Re,功能
3517

动态铜皮功能展示，可在官网下载试用～#PCB设计#EDA #芯片 #电子工程师

传感器,输出
3251

传感器输出电流信号如何转换为电压信号 #硬声创作季

FPGA,Altera,上位机,UDP,UDP协议
2945

FPGA实现千兆网UDP协议图传，上位机显示

FPGA,FFT,快速傅里叶变换
2396

基于FPGA的FFT快速傅里叶变换，数字信号处理常见算法-1

芯片,FPGA,嵌入式,Zynq,Zynq-7000
2315

千万别眨眼！资深工程师ZNYQ开发板快闪测评！创龙科技Zynq-7000系列异构多核SoC开发板#嵌入式开发

FPGA,仪器仪表,行业芯事,智慧商业,高云半导体
2085

#我在现场 高云半导体2021ELEXCON电子展新品展示

逻辑电平,FPGA,CML
2023

什么是CML电平#硬声新人计划

FPGA,芯片,赛灵思,Xilinx,cpld
1839

一个方法解析多种XILINX（赛灵思）芯片命名规则！ 你知道它涨价最疯狂的型号吗？芯片速度等级小速度快是误区？

FPGA,Altera,FPGA芯片
1335

FPGA芯片结构，你都弄懂了吗？#跟着UP主一起创作吧 #硬件设计遇到过哪些坑？

eda,Re,功能,超声波发生器
2498

RedEDA增添标注功能展示～#EDA #PCB#pcb设计 #电子工程师

Xilinx,FPGA,DPU
2217

属于自己的DPU硬件01【Vitis从入门到精通】#从零开始学Vitis

逻辑电平,FPGA,高电平
1823

高电平和低电平之间的电平芯片会识别成什么#硬声新人计划

逻辑电平,FPGA,lvds
1748

什么是LVDS电平#威廉希尔官方网站 设计

FPGA
1641

分析KV260上的黑魔法gst框架01【KV260开发笔记】#从零开始学Vitis

逻辑电平,FPGA
1582

什么是PECL电平#硬声新人计划

Xilinx,FPGA
1382

vitis2020.2编译平台更新说明【Vitis从入门到精通】#从零开始学Vitis