非对称晶闸管结构设计Ⅰ

该产品主要具有正向阻断电压高、高温漏电流小、饱和压降低、开通门限电压高、阳极脉冲峰值电流大、断态阳极电压上升率（dv/dt）高、开通阳极电流上升率（di/dt）高、抗辐射能力强等特点。

设计考虑：一是原始高阻单晶硅材料参数(高阻单晶硅电阻率、厚度、少子寿命等) 的选择及薄基区、厚基区结构设计，如何同时满足产品高阻断电压、低饱和压降及低漏电流特性；二是芯片门极、阴极区结构及芯片面积的设计，如何同时满足大初始导通面积（高开通di/dt）、高断态dv/dt、高电流容量和低导通延迟；三是非对称N+缓冲层的设计，如何通过调整N+缓冲层的掺杂浓度及杂质浓度分布来获得较好的非对称特性；四是大面积芯片在烧结和封装工艺中，如何降低器件热阻，保证器件功率的要求。晶闸管在实际设计过程中，主要从以下几个方面进行设计：晶闸管的结构设计、工艺设计以及零部件设计。

1、 高阻单晶硅电阻率和厚基区厚度的选择

由器件结构可知，正向阻断电压由P型薄基区和N型厚基区两者形成的PN结承担。由于器件采用了阴极短路点结构和N+缓冲层结构，因此寄生NPN晶体管和PNP晶体管的注射效率对器件阻断电压的影响较小，有利于提高器件的正向阻断电压。产品正向阻断电压较高，要求大于6KV，同时要求器件漏电流＜10μA（按照击穿电压6000V，漏电流10μA来计算，此时器件功率耗散为0.06W）。图1为仿真得到的器件厚基区电阻率、器件厚度（厚基区厚度）及N+场截止层与背表面P+区掺杂浓度对器件正向阻断电压的影响。由图1可见，当厚基区电阻率为450Ω.cm，器件厚度为410μm，背面N+场截止区与背表面N+/P+=1/100时，器件的正向阻断电压约为3500V（IAK=0.1mA测试），与目标值6000V相差较大。

因此，通过提高高阻单晶硅电阻率与厚基区厚度的方法来改善器件正向阻断电压。当厚基区电阻率为500Ω.cm，器件厚度为610μm，背面N+场截止区与背表面N+/P+=1/100时，器件正向阻断电压虽然有明显提高，约为5000V，但仍未达到参数指标要求。根据此时结构参数情况下，正向阻断电压下的器件厚基区内部电场分布（如图2（a））可知，此时器件内部发生了穿通击穿，因此增加芯片厚度将有利于进一步提高器件的阻断电压。继续增大芯片厚度，当芯片厚度为810μm时，器件的正向阻断电压达到6000V。如果通过进一步增大厚基区厚度的方法来提高器件的阻断电压，虽然可实现高阻断电压，但是器件的正向通态压降、通态损耗、关断时间等电参数指标将进一步劣化。因此，通过采用降低寄生双极型晶体管注射效率的方法来进一步提高器件的正向阻断电压。器件阴极区已设计了短路点结构，通过优化短路点分布及结构参数可降低器件寄生NPN晶体管的注射效率，进一步提高器件的正向阻断电压。

但器件的版图一旦确定，其短路点结构参数调整的空间有限。针对背表面N+场截止区和背表面P+区的扩散结深和掺杂浓度进行优化。提高N+/P+的比值，当厚基区电阻率为500Ω.cm，器件厚度为810μm，背面N+场截止区与背表面N+/P+=1/10时，器件的正向阻断电压达到约6500V，已经满足器件电参数指标的要求。继续增大N+/P+值，当N+/P+增大到1/2时，器件的正向阻断电压高达7400V。从降低器件的通态压降和器件漏电流考虑，在较高的N+/P+值情况下，适当降低高阻单晶硅电阻率。

当高阻单晶硅电阻率降低到450Ω.cm时，器件的正向阻断电压有一定程度的降低，约为7000V,但仍满足器件的单参数指标要求，留有16％的余量。当高阻单晶硅电阻率降低到400Ω.cm时，器件的正向阻断电压降低到6500V，出于可靠性考虑，器件的高阻单晶硅电阻率确定为450Ω.cm。