PCB Layout抑制串扰的3W线距原则

EDA/IC设计

1065人已加入

描述

串扰(Crosstalk)是指信号线之间由于互容(信号线之间的空气介质相当于容性负载),互感(高频信号的电磁场相互耦合)而产生的干扰,由于这种耦合的存在,当一些信号电平发生变化的时候,在附近的信号线上就会感应出电压(噪声),在威廉希尔官方网站 设计中,抑制串扰最简单的方法就是在PCB Layout中遵循3W原则。

3W原则是指多个高速信号线长距离走线的时候,其间距应该遵循3W原则,如下图1所示,3W原则要求相邻信号线中心距离不能少于线宽的3倍,据一些资料记载的,满足3W原则能使信号间的串扰减少70%。我们在对高速信号,例如DDR3,PCIE,SATA2等布线的时候都会遵循这个原则。

图1

图2

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分