英创信息技术精简ISA总线Linux编程 – Part2简介

精简ISA总线接口是一种8-bit宽度的双向并行扩展总线，其特点是地址数据分时复用8位总线，加上4条总线控制信号，即可实现对外部数据的快速读写。若再使能一条总线时钟信号（共13条信号），就可实现高达10MB/s以上的数据传输。精简ISA总线作为英创主板的特色功能之一，在ESM6802、ESM7000、ESM7100、ESM335x等多款型号中均有配置。

关于对精简ISA总线接口的应用编程的基本方法，请参考《精简ISA总线编程 – Part 1》。本文介绍由应用程序启动基于DMA的数据块读写，即MemCpy方式的DMA。采用DMA进行ISA总线数据传送的目的，是为了降低高速传送大量数据时的CPU开销。MemCpy方式的DMA是指软件线程启动DMA，然后该线程挂起等待DMA操作完成。在多线程环境中，其他线程即可在DMA执行过程中得以并行运行。

ISA总线信号定义如下：

本文以下部分，将以ESM7000 Linux平台为例，介绍具体的编程方法。

DMA总线访问API

应用启动DMA数据传输，需要使用数据结构struct isa_transfer的传递参数和数据，structisa_transfer的结构定义如下：

每一个总线周期的操作只能是读或写，因此在isa_transfer结构中只能有一个buffer指针不为NULL。以下是执行32字节数据块写的代码，写入地址为0x4040。顺序的数据可方便时序的观察。

注意offset必须是0x4000 – 0x40FF，驱动程序才会启动MemCpy方式的DMA传输。若从0x4040读入32字节数据，实现代码则为：

DMA传输总线时序说明

图1、图2分别为MemCpy方式DMA读总线时序概要、写总线时序概要。

图1DMA读总线时序

图2DMA写总线时序

从上面的时序可见，DMA也是16字节一组，连续4个总线周期组成，每组之间有一定间隔。DMA读操作的总线速率大约为11.8MB/s，DMA写操作的总线速率大约为11.2MB/s。

展开DMA写的总线时序可看到：

图3DMA写总线时序—第1组起始部分

图4DMA写总线时序—第1组结束部分

图5DMA写总线时序—第2组起始部分

图6DMA写总线时序—第2组结束部分

在每个总线周期中，地址递增4。这样当传输长度超过256字节时，ISA地址及会循环。这意味着当采用MemCpy方式DMA进行数据传输时，数据端口译码不能采用普通的组合威廉希尔官方网站 地址译码方式，而必须采用BCLK+ ADV#的同步威廉希尔官方网站 译码方式。具体方式就是每个周期的第一个BCLK下降沿锁存到有效ADV#，标志同步周期的开始，之后经过连续7个BCLK下降沿后同步周期结束。

DMA传输时的CPU负载率

与纯软件的同步总线周期传输相比，DMA传输最大的优点是有效降低了总线传输的CPU开销，使应用程序的其它线程能同步运行。基本的测试代码如下：

使用100M数据长度来测试总的CPU负载率的情况如下：

ESM7000使用的是具有双核CPU的iMX7D，总CPU负载率50%，表示某个CPU核的负载已经100%。DMA的使用对提高系统整体的性能是非常显著的。

进一步可测试应用层实际的传输速率如下：

若把每个周期传输的字节数从4个提升到8个，传输率则可有50%的提升。