台积电第六代CoWoS晶圆级芯片封装量产，单封装内集成多达12颗HBM内存
据媒体报道，作为全球一号代工厂，台积电已经开始大规模量产第六代CoWoS晶圆级芯片封装技术，集成度大大提高。
我们知道，如今的高端半导体芯片越来越复杂，传统的封装技术已经无法满足，Intel、台积电、三星等纷纷研发了各种2.5D、3D封装技术，将不同IP模块以不同方式，整合封装在一颗芯片内，从而减低制造难度和成本。
CoWoS的全称为Chip-on-Wafer-on-Substrate，是一种将芯片、基底都封装在一起的技术，并且是在晶圆层级上进行，目前只有台积电掌握，技术细节属于商业机密。
它属于2.5D封装技术，常用于HBM高带宽内存的整合封装，比如AMD Radeon VII游戏卡、NVIDIA V100计算卡都属于此类。
CoWoS封装结构简图
台积电当然也不会披露第六代CoWoS的细节，只是说可以在单个封装内，集成多达12颗HBM内存。
最新的HBM2E已经可以做到单颗容量16GB，12颗封装在一起那就是海量的192GB！
责任编辑：gt
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
芯片
+关注
关注
455文章
50784浏览量
423450 -
台积电
+关注
关注
44文章
5634浏览量
166469 -
晶圆
+关注
关注
52文章
4908浏览量
127963 -
封装
+关注
关注
126文章
7892浏览量
142937
发布评论请先 登录
相关推荐
台积电CoWoS封装A1技术介绍
WoW 的 Graphcore IPU BOW。 2.5D = 有源硅堆叠在无源硅上——最著名的形式是使用台积电 CoWoS-S 的带有 HBM
台积电计划2027年推出超大版CoWoS封装
在11月的欧洲开放创新平台（OIP）william hill官网
上，台积电宣布了一项重要的技术进展。据透露，该公司有望在2027年推出超大版本的CoWoS（晶
明年全球CoWoS产能需求将增长113% 台积电月产能将增至6.5万片晶圆
、SPIL）和安靠（Amkor）正在扩大产能。根据DIGITIMES Research最新关注全球CoWoS封装技术和产能的报告，到2025年第四季度末，台积
GPU集成12颗HBM4，台积电CoWoS-L、CoW-SoW技术演进
电子发烧友网报道（文/黄晶晶）日前消息，台积电计划于2027年量产CoW-SoW（晶圆上系统）
台积电封装，新规划
来源：半导体芯闻综合 台积电高效能封装整合处处长侯上勇3 日在Semicon Taiwan 2024 中举行专题演讲，表示被视为是三种CoWoS
台积电加速扩产CoWoS，云林县成新封装厂选址
台积电，作为全球领先的半导体制造巨头，正加速推进其CoWoS（Chip On Wafer On Substrate）封装技术的产能扩张计划。
台积电携手创意电子斩获HBM4关键界面芯片大单
在科技浪潮的涌动下，台积电再次展现其行业领导者的地位。据台媒《经济日报》6月24日报道，继独家代工英伟达、AMD等科技巨头AI芯片之后，
台积电研发芯片封装新技术：从晶圆级到面板级的革新
在半导体制造领域，台积电一直是技术革新的引领者。近日，有知情人士透露，这家全球知名的芯片制造商正在积极探索一种全新的芯片
台积电新版CoWoS封装技术拓宽系统级封装尺寸
新版CoWoS技术使得台积电能制造出面积超过光掩模（858平方毫米）约3.3倍的硅中介层。因此，逻辑威廉希尔官方网站
、8个HBM3/HBM3E
SK海力士与台积电共同研发HBM4，预计2026年投产
自 HBM3E（第五代 HBM 产品）起，SK海力士的 HBM 产品基础裸片均采用自家工艺生产；然而，从 HMB4（第六代
工商网监
评论