【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十八章PS端EMIO的使用-电子发烧友网

原创声明：

本原创教程由芯驿电子科技（上海）有限公司（ALINX）创作，版权归本公司所有，如需转载，需授权并注明出处。

适用于板卡型号：

AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG

实验Vivado工程目录为“ps_emio/vivado”。

实验vitis工程目录为“ps_emio/vitis”。

如果想用PS点亮PL的LED灯，该如何做呢？一是可以通过EMIO控制PL端LED灯，二是通过AXI GPIO的IP实现控制。本章介绍如何使用EMIO控制PL端LED灯的亮灭。同时也介绍了，利用EMIO连接PL端按键控制PL端LED灯。

1. 原理介绍

先来了解GPIO的BANK分布，从图中可知BANK0~BANK2的MIO有78个。BANK3~BANK5的EMIO有96个，本章就是采用EMIO控制PL端LED。

FPGA 工程师工作内容

以下为FPGA工程师负责内容。

2. Vivado工程建立

1）以ps_hello工程为基础，另存为一个名为ps_emio的工程，打开ZYNQ配置，把GPIO EMIO勾选上。利用PL端的1个LED，1个按键，在MIO配置中选择EMIO的位宽为2位，配置结束，点击OK。

2）点击多出的GPIO_0端口右键选择Make External，将端口信号导出

3）点击引脚并修改引脚名称为emio，也可以根据自己需求修改名称。保存设计。

4）点击xx.bd右键选择Generate Output Products，重新生成输出文件

5）结束后，顶层文件会更新出新的管脚，下面需要对其进行引脚绑定

3. XDC文件约束PL管脚

1）新建XDC文件，绑定PL端引脚

设置文件名称为emio

2）emio.xdc添加一下内容，端口名称一定要和顶层文件端口一致

##################Compress Bitstream############################set_property BITSTREAM.GENERAL.COMPRESS TRUE [current_design]set_property IOSTANDARD LVCMOS33 [get_ports {emio_tri_io[*]}]#pl ledset_property PACKAGE_PIN W13 [get_ports {emio_tri_io[0]}]#pl keyset_property PACKAGE_PIN AA13 [get_ports {emio_tri_io[1]}]

3）生成bit文件

4）虽然说没有用到PL端的逻辑，但是用到了PL端的引脚，因此导出硬件要选择“Include bitstream”

软件工程师工作内容

以下为软件工程师负责内容。

4. Vitis程序编写

4.1 EMIO点亮PL端LED灯

下图为GPIO的控制框图，实验中会用到输出部分的寄存器，数据寄存器DATA，数据掩码寄存器MASK_DATA_LSW，MASK_DATA_MSW，方向控制寄存器DIRM，输出使能控制器OEN。

一开始编写代码可能会无从下手，我们可以导入Xilinx提供的example工程，在BSP里找到psu_gpio_0，点击Import Examples

在弹出窗口选择“xgpiops_polled_example”，点击OK

会出现一个新的APP工程

1）这个example工程是测试PS端MIO的输入输出的，由于LED是EMIO引出来的，EMIO的MIO号是从78开始的，需要在文件中修改Output_pin为78，测试LED灯。

由于只测试LED灯，也就是输出，我们把输入功能注释掉。保存文件。

2）编译工程

3）Run AsLaunch on Hardware(Single Application Debug)，下载结束后，即可看到PS_LED快速闪烁16次

4）虽然用官方的例子比较方便，但是它的代码看起来比较臃肿，我们可以通过学习它的方法，自己简化写一遍。我们新建一个APP工程。可以在空白处右键NewApplication Project。在ps_led_test的helloworld.c中修改。其实程序步骤很简单，初始化GPIO设置方向输出使能控制GPIO输出值。