电子说
验证
验证是芯片设计中最大的挑战之一,我们已经见识过了价格高昂的专用验证硬件,以及验证上云的潮流,这些都足以说明验证是芯片设计中一个多么耗费资源的过程,这里指代的也不仅仅是硬件计算资源,还有时间资源。验证所耗时间甚至可能高过其他流程,这些年诸多芯片开发团队中的验证工程师人数也在逐渐增长,增速甚至已经超过了设计工程师,然而业内却很少有人去优化验证这个流程。Verisium验证平台 / CadenceAI的出现终于让这个缺口出现了松动,不少厂商都开始利用AI去优化验证这一流程,比如通过覆盖率预测和激励优化来加速覆盖率达标。Cadence也在今年发布了Verisium AI驱动验证平台,根据Cadence的说法,Verisium 的出现意味着SoC验证从单运行单引擎算法,转向了由AI和大数据辅助的多运行多引擎算法,从而减少了调试周转时间、提高了调试效率,还会自动对失败测试案例分类,减少人为分析的工作量。
模拟设计自动化
相对数字IC设计来说,模拟IC的设计显然在自动化程度上还是差了不少的。在数字威廉希尔官方网站 的设计过程中,整个流程的自由度是在逐级降低的。模拟威廉希尔官方网站 设计虽然也是如此,但其下降幅度还是不比数字威廉希尔官方网站 设计的,尤其是在布局布线和验证上,所以自动化一直没有提上日程,现阶段大部分模拟威廉希尔官方网站 设计主要还是取决于设计者本身的直觉、技能和经验。有了AI的帮助后,EDA工具在大量数据的训练下给出了先进的机器学习算法,使得模拟威廉希尔官方网站 的布局布线有了更高效的自动化流程,尤其是在约束提取和生成,布局优化上,模拟威廉希尔官方网站 的优化和生成及仿真验证也可以在AI驱动下获得提速。如此一来,每个模拟威廉希尔官方网站 设计的迭代数量会进一步减少,芯片的上市周期也随之缩短。系统集成
近几年流行起来的UCIe、Chiplet、3D封装等,其实都是一个系统集成的概念。以此引入的设计与制造优化方案也受到了持续关注,比如DTCO等。如何集成更多的晶体管、更多的内存以及逻辑+内存集成,还有最后软件联合硬件的热管理等,都是系统集成需要考虑的问题。DSO.ai在设计数据中心CPU上的表现 / 新思那么AI该如何从系统集成上进行优化呢?答案就是提供一个更高效探索设计空间的路线,能够给出预测模型和更快的实现方式,例如新思的DSO.ai和Fusion Complier,就提供了完备的AI设计方案,以求实现更好的PPA和更快的设计验收。据了解,新思的这些方案最近在台积电的N3E工艺上得到了验证,为高性能计算、AI和移动设备等计算密集负载提供了增强的功耗、性能和良率。
写在最后
其实一旦芯片设计进入AI辅助的时代,也对设计工程师们提出了相应的更高要求,因为不少低级设计问题已经被AI预测、优化和生成给解决了。设计工程师们需要在更高层级的设计上实现创新,比如系统/软件联合优化等等,这样自己才不会被“优化”掉。设计工程师们的专业技能,未来也会更加趋向于数据科学家需要掌握的技能,而数据科学家们也说不定会因此获得抢设计工程师饭碗的机会。
声明:本文由电子发烧友原创,转载请注明以上来源。如需入群交流,请添加微信elecfans999,投稿爆料采访需求,请发邮箱huangjingjing@elecfans.com。
更多热点文章阅读
原文标题:放心交给AI解决的芯片设计痛点
文章出处:【微信公众号:电子发烧友网】欢迎添加关注!文章转载请注明出处。
全部0条评论
快来发表一下你的评论吧 !