如何缩短精密ADC信号链设计时间

作者：Abhilasha Kawle and Wasim Shaikh

精密信号链设计人员面临的挑战是满足中等带宽应用中的噪声性能要求，并且往往最终需要在噪声性能和精度之间做出权衡。缩短上市时间并在第一时间完成正确的设计可能会增加进一步的压力。连续时间Σ-Δ（CTSD）ADC具有固有的架构优势，并简化了信号链设计，以减小解决方案尺寸，并帮助客户加快最终产品的上市时间。在本系列文章中，我们将解释CTSD ADC固有的架构优势，以及它们如何适应各种精密中带宽应用。我们将深入探讨信号链设计，让设计人员了解CTSD技术的主要优势，并探索AD4134精密ADC的易用性设计特性。

介绍

在许多数字处理应用和算法中，在过去二十年中，对所有转换器技术具有更好分辨率和精度的需求有所增加。通过使用外部数字控制器，ADC的有限分辨率/精度得到了增强，该控制器将使用平均和优化滤波方案等软件技术提取并提供更精确的结果。为了减少数字微控制器或DSP的大量后处理，设计人员可以使用高性能精密ADC。这将减少数字端的优化时间，并且还可以考虑使用成本更低的微控制器或DSP。精密ADC的应用和市场非常广泛：

工业仪器仪表：振动分析、温度/压力/应变/流量测量、动态信号分析、声学分析

医疗仪器：电生理学、血液分析、心电图 （EKG/ECG）

国防应用：声纳、遥测

测试和测量：音频测试、硬件在环、电能质量分析

ADC要处理的模拟输入信号可以是具有电压、电流输出的传感器信号，也可以是带宽范围为直流至几百kHz的反馈控制环路信号。ADC数字输出格式和速率取决于以下数字控制器所需的应用和后处理。一般而言，信号链设计人员遵循奈奎斯特采样定理，对数字控制器的ADC输出数据速率（ODR）进行编程，使其至少为输入频率的两倍。大多数ADC都可以根据目标信号频带灵活地调整输出数据速率。

对于目前可用的ADC，在ADC与输入信号交互之前，需要涉及多个信号调理级。具有严格要求的信号调理威廉希尔官方网站 需要围绕特定和单独的ADC技术进行设计和定制，以确保能够实现ADC数据手册的性能。信号链设计人员的工作不会在选择ADC后停止。设计和微调周围的外围通常需要大量的时间和精力。ADI公司以设计仿真工具和模型的形式提供高水平的技术支持，以克服大多数固有的设计挑战。

新方法：利用 CTSD 架构简化设计之旅

CTSD架构主要用于音频和高速ADC，正在为精密应用量身定制，以实现最高精度，同时利用其独特的信号链简化特性。这种架构的优点消除了设计外围设备所涉及的负担。图2显示了如何使用这种新解决方案简化当前ADC信号链并将其缩小68%以实现高通道密度的一小部分。

图2.采用ADI公司新型易于使用的CTSD ADC的紧凑尺寸解决方案。

为了说明CTSD ADC技术为信号链带来的简化，本文重点介绍了一般应用现有信号链设计所涉及的一些关键挑战，并展示了CTSD ADC如何缓解这些挑战。

因此，让我们从现有信号链中涉及的几个设计步骤开始，首要任务是选择合适的ADC，以最适合目标应用。

第 1 步：选择 ADC

从各种可用的ADC中进行选择时，重要的考虑因素是分辨率和精度、信号带宽、ODR、信号类型和要处理的范围。通常，在大多数应用中，数字控制器需要其算法来处理输入信号的幅度、相位或频率。

为了准确测量上述任何因素，数字化过程中增加的误差需要最小化。主要误差及其相应的测量术语详见表1，并在《数据转换基本指南》中进行了更详细的解释。

 

模数转换器误差		数据表中的相关测量
1	热噪声和量化噪声	信噪比 （SNR）、动态范围 （DR）
2	失真	总谐波失真 （THD）、互调失真 （IMD）
3	干扰	串扰、混叠抑制、电源抑制比 （PSRR）、共模抑制比 （CMRR）
4	幅度和相位误差	目标频率下的增益误差、幅度和相位下降
5	从ADC输入到最终数字输出的延迟	延迟、建立时间

 

表1中的性能指标与信号幅度和频率有关，通常称为交流性能参数。

对于直流或近直流应用，例如处理50 Hz至60 Hz输入信号的功率计量，必须考虑ADC误差，如失调、增益、INL和闪烁噪声。这些直流性能参数还需要与应用的预期用途相关的一定程度的温度稳定性。

ADI提供多种业界领先的高性能ADC，可满足多种应用的系统要求，无论是基于精度、基于速度还是基于有限的功率预算。仅仅将一组ADC规格与另一组ADC规格进行比较并不是选择ADC的方法。必须考虑整体系统性能和设计挑战，这就是选择ADC技术或架构的地方。传统上首选的ADC架构分为两大类。最受欢迎的是逐次逼近寄存器（SAR）ADC，它遵循简单的奈奎斯特定理。它指出，如果以两倍的频率采样，则可以重建信号。SAR ADC 的优势在于出色的直流性能和小尺寸、低延迟和功耗随 ODR 扩展。

第二种技术选择是离散时间Σ-Δ（DTSD）ADC，其工作原理是样本数量越多，信息丢失越少。因此，采样频率远高于规定的奈奎斯特频率，这种方案称为过采样。这种架构的另一个优点是，在目标频带中，由于采样而增加的误差最小。因此，DTSD ADC具有出色的直流和交流性能，但延迟更高。

图3显示了SAR和DTSD ADC的典型模拟输入带宽，以及不同速度和分辨率的一些流行产品选择。还可以参考精密快速搜索功能，以帮助您选择ADC。

图3.精密ADC架构定位。

此外，现在还提供一类新型精密ADC。它们基于与DTSD ADC性能相当的CTSD ADC，但它们在简化整个信号链设计过程方面是独一无二的。现有信号链接下来几个设计步骤中强调的挑战可以通过这个新的ADC系列来解决。

第2步：将输入连接至ADC

输出由ADC处理的传感器可能具有非常高的灵敏度。设计人员必须充分了解传感器接口的ADC输入结构，以确保ADC误差不会掩盖或扭曲实际传感器信号。

在传统的SAR、DTSD ADC中，输入结构称为开关电容采样保持威廉希尔官方网站 ，如图4所示。在每个采样时钟边沿，当采样开关改变其ON/OFF状态时，需要支持有限的电流需求，以将保持电容充电或放电至新的采样输入值。这种电流需求需要由输入源提供，在我们的讨论中，输入源是传感器。此外，开关本身具有一些片上寄生电容，可将一些电荷注入回源，这称为电荷注入反冲。传感器也需要吸收这种增加的误差源，以避免传感器信号损坏。

图4.（a） 开关电容电荷注入反冲到传感器中，以及 （b） 用输入缓冲器隔离反冲效应。

大多数传感器无法提供如此大的电流，这表明它们无法直接驱动开关威廉希尔官方网站 。在另一种情况下，假设即使传感器可以支持这些电流需求，传感器的有限阻抗也会增加ADC输入端的误差。电荷注入电流是输入的函数，该电流会导致传感器阻抗两端的输入相关压降。如图4a所示，ADC的输入出现错误。解决这些问题的一种解决方案是在传感器和ADC之间放置一个驱动放大器，如图4b所示。

现在我们需要为这个放大器设定标准。首先，放大器应支持充电电流并吸收电荷注入反冲。接下来，该放大器的输出需要在采样边沿的末端完全建立，以便ADC对输入进行采样而不会增加误差。这意味着放大器应能够提供瞬时电流阶跃，对应于具有高压摆率，并为这些瞬态事件提供快速建立响应，从而映射到具有高带宽。随着ADC采样频率和分辨率的提高，满足这些要求变得至关重要。

设计人员（尤其是那些使用中等带宽应用的设计人员）面临的最大挑战是确定适合ADC的放大器。如前所述，ADI提供了一套仿真模型和精密ADC驱动器工具来简化此步骤，但对于设计人员来说，这是实现ADC数据手册性能的额外设计步骤。一些新时代的SAR和DTS DADC通过使用新颖的采样技术来完全降低瞬态电流需求，或者通过集成放大器来缓解这一挑战。但这两种解决方案都会限制信号带宽范围或损害ADC性能。

CTSD ADC的优势： CTSD ADC通过提供易于驱动的阻性输入而不是开关电容输入来应对这一挑战。这表明对高带宽、大压摆率放大器没有硬性要求。如果传感器可以直接驱动该阻性负载，则可以直接连接到CTSD ADC;否则，任何低带宽、低噪声放大器都可以在传感器和CTSD ADC之间接口。

步骤3：将基准电压源连接至ADC

与基准电压源接口所涉及的挑战类似于输入接口。传统ADC的基准输入也是开关电容。在每个采样时钟边沿，基准电压源都需要对内部电容充电，因此需要大开关电流和良好的建立时间。

现有的基准电压源IC无法支持大开关电流需求，并且带宽有限。第二个接口挑战是，与ADC的噪声相比，这些基准电压源的噪声很大。为了滤除这种噪声，使用了一阶RC威廉希尔官方网站 。一方面，我们对噪声基准电压源进行频带限制，另一方面，我们要求快速建立时间。这是要满足的两个相反的要求。因此，使用低噪声缓冲器来驱动ADC基准引脚，如图5b所示。根据ADC的采样频率和分辨率，决定该缓冲器的压摆率和带宽。

同样，与我们的精密输入驱动器工具一样，ADI公司也提供用于仿真和选择ADC正确基准电压缓冲器的工具。与输入类似，一些新时代的SAR和DTSD ADC也可以选择集成基准电压缓冲器，但它们具有性能和带宽限制。

图5.（a） 开关电容电荷注入反冲到基准 IC，以及 （b） 用基准缓冲器隔离反冲效应。

CTSD ADC的优势： 使用CTSD ADC可以完全跳过此设计步骤，因为它为驱动电阻负载提供了一种新的简单选项，不需要如此高带宽、大压摆率缓冲器。带有低通滤波器的基准电压源IC可以直接连接到基准引脚。

第4步：使信号链不受干扰

对连续信号进行采样和数字化会导致信息丢失，这称为量化噪声。采样频率和位数决定了ADC架构的性能限制。在解决了基准电压源和输入的性能和接口挑战之后，接下来的难题是解决高频（HF）干扰源/噪声折叠到目标低频带宽中的问题。这称为混叠或折回。这些HF或带外干扰源反射到目标带宽中的图像会导致信噪比（SNR）下降。引用采样定理，采样频率周围的任何音调都会在带内折返，如图6所示，这会导致目标频带中出现不需要的信息或误差。有关混叠的更多详细信息，请参阅教程 MT-002：奈奎斯特准则对抽样数据系统设计的意义。

图6.由于采样，带外干扰源混叠/折返到目标频带。

减轻折返影响的一种解决方案是使用一种称为抗混叠滤波器（AAF）的低通滤波器来衰减不需要的干扰源的幅度，以便当该衰减干扰源折回带内时，保持所需的SNR。该低通滤波器通常集成一个驱动放大器，如图7所示。

图7.使用抗混叠滤波器来减轻混叠对带内性能的影响。

在设计该放大器时，最大的挑战是在更快的建立和低通滤波要求之间找到平衡。另一个挑战是，此解决方案需要针对每个应用程序要求进行微调，这限制了跨各种应用程序采用单一平台设计。ADI提供多种抗混叠滤波器工具设计，帮助设计人员克服这一挑战。

CTSD ADC的优势： CTSD ADC本身固有的混叠抑制特性解决了这种抗干扰性，这是CTSD ADC独有的特性。采用该技术的 ADC 不需要 AAF。因此，我们离直接将CTSD ADC连接到传感器又近了一步，而无需付出太多努力。

步骤5：选择ADC时钟频率和输出数据速率

接下来，我们来讨论一下我们讨论过的两类传统ADC的时钟要求。DTSD是一个过采样ADC，这意味着ADC的采样速率高于奈奎斯特采样率。但是，将ADC过采样数据直接提供给外部数字控制器意味着我们使其过载，使其具有大量冗余信息。在过采样系统中，内核ADC输出使用片内数字滤波器进行抽取，使最终ADC数字输出具有较低的数据速率，通常是信号频率的两倍。

对于DTSD ADC，设计人员需要规划为内核ADC提供高频采样时钟，并对所需的输出数据速率进行编程。ADC将在此所需ODR和ODR时钟下提供最终数字输出。数字控制器使用此ODR时钟来输入数据。

接下来，我们将讨论SAR ADC的时钟要求，该ADC通常遵循奈奎斯特定理。这里，ADC的采样时钟由数字控制器提供，时钟也充当ODR。但是，由于需要很好地控制采样保持时序才能从ADC获得最佳性能，因此该时钟的时序灵活性较低，这也表明数字输出的时序需要与这些要求保持一致。

图8.（a） DTSD ADC 和 （b） SAR ADC 中的时钟要求。

在了解这两种架构的时钟要求时，我们发现ODR耦合到ADC的采样时钟，这是许多系统的限制，在这些系统中，ODR可能会动态漂移或变化，或者需要调谐到模拟输入信号频率。

CTSD ADC的优势： CTSD ADC 与新型异步采样速率转换器 （ASRC） 耦合，后者可在任何所需的 ODR 下对内核 ADC 数据进行重采样。ASRC还使设计人员能够在任何频率下精细地设置ODR，并超越将ODR限制为采样频率倍数的古老限制。ODR的频率和时序要求现在纯粹是数字接口的功能，与ADC采样频率完全解耦。该特性简化了信号链设计人员的数字隔离设计。

第 6 步：与外部数字控制器接口

传统上，ADC有两种类型的数据接口模式与数字控制器通信。一个涉及ADC充当主机，提供数字/ODR时钟，并决定时钟的边沿，以便数字控制器输入ADC数据。另一种类型是托管模式（接收器模式），其中数字控制器是主机，提供ODR时钟，并决定ADC数据时钟的时钟边沿。

从步骤5继续，如果设计人员选择DTSD ADC，则ADC充当以下数字控制器的主机，因为ADC提供ODR时钟。如果选择了SAR ADC，则数字控制器需要提供ODR时钟，这意味着SAR ADC始终配置为托管外设。因此，明显的限制是，一旦选择了ADC架构，数字接口就只能处于主机模式或托管模式。目前，无论采用何种ADC架构，在选择接口时都无法灵活选择。

CTSD ADC的优势： 与CTSD ADC耦合的新型ASRC使设计人员能够独立配置ADC数据接口模式。这为高性能ADC可以在适合应用数字控制器的任何模式下配置的应用开辟了一个全新的机会，而不管ADC架构如何。

将一切整合在一起

图9显示了传统信号链的构建模块，其模拟前端（AFE）由ADC输入驱动器、混叠抑制滤波器和基准电压缓冲器组成，CTSD ADC可大幅简化。图10a所示为采用DTSD ADC的示例信号链，该信号链需要大量的设计工作来微调和推导ADC的数据手册性能。为了简化客户旅程，ADI提供了参考设计，可以重复使用或重新调整这些ADC的各种应用。

图9.采用传统精密ADC与CTSD ADC的信号链构建模块。

图10b显示了带有CTSD ADC及其简化模拟输入前端（AFE）的信号链，因为其ADC内核在输入和基准电压源上没有开关电容采样器。开关采样器移至ADC内核的后期，使信号输入和基准输入纯阻性。这导致ADC几乎无采样，形成了自己的一类。此外，这类ADC的信号传递函数模拟抗混叠滤波器响应，这意味着它固有地衰减噪声干扰源。借助CTSD技术，ADC简化为简单的即插即用组件。

图 10.使用（a）DTSD技术与（b）CTSD技术的信号链示例。

总之，CTSD ADC简化了信号链设计，同时实现了与传统ADC信号链具有相同性能水平的系统解决方案，同时具有以下优势：

提供无混叠、低延迟信号链，具有出色的通道间相位匹配

简化模拟前端，无需增加高带宽输入和基准电压源驱动器缓冲器的选择和微调步骤，从而实现更高的通道密度

打破作为采样时钟函数的ODR障碍

为外部数字控制器提供独立接口控制

提高信号链可靠性等级，这是外围元件减少的直接结果

减小尺寸，减少 68% 的 BOM，从而加快客户的上市时间

本系列接下来的几篇文章将更详细地解释CTSD ADC和ASRC的概念，重点介绍信号链的优势，最后将利用新型AD7134的特性。

审核编辑：郭婷