使用ADF4111频率合成器和VCO190-902T压控振荡器的实用PLL威廉希尔官方网站

　　作者：Mike Curtin and Paul O‘Brien

锁相环基础知识

锁相环是一种反馈系统，结合了压控振荡器和相位比较器，其连接方式使振荡器频率（或相位）精确跟踪施加的频率或相位调制信号的频率（或相位）。例如，锁相环可用于从固定的低频信号生成稳定的输出频率信号。第一个锁相环是在1930年代早期由法国工程师de Bellescize实施的。然而，直到 1960 年代中期集成 PLL 作为相对低成本的组件提供时，它们才在市场上得到广泛接受。

锁相环通常可以作为具有正向增益项和反馈项的负反馈系统进行分析。

基于电压的负反馈系统的简单框图如图1所示。

图1.标准负反馈控制系统模型。

在锁相环中，来自相位比较器的误差信号是输入频率或相位与反馈信号之间的差值。系统将强制频率或相位误差信号在稳态下归零。负反馈系统的常用公式适用。

正向增益 = G（s）， [s = jw = j2pf]

环路增益 = G（s） ' H（s）

闭环增益 = G（s） / 1 + [G（s）H（s）]

由于环路中的积分，在低频下，稳态增益G（s）很高且

VO / VI , Closed-Loop Gain = 1 / H

PLL中影响环路增益的组件包括：

鉴相器（PD）和电荷泵（CP）。

环路滤波器，传递函数为 Z（s）

压控振荡器 （VCO），灵敏度KV/ 秒

反馈分频器，1/N

图2.基本锁相环模型。

如果使用像四象限乘法器这样的线性元件作为鉴相器，并且环路滤波器和VCO也是模拟元件，则称为模拟或线性PLL（LPLL）。

如果使用数字鉴相器（EXOR门或J-K触发器），而其他所有内容保持不变，则该系统称为数字PLL（DPLL）。

如果PLL完全由数字模块构建，没有任何无源元件或线性元件，则它将成为全数字PLL（ADPLL）。

最后，有了数字形式的信息，以及足够快的处理速度，也可以在软件领域开发PLL。PLL功能由软件执行，并在DSP上运行。这称为软件锁相环 （SPLL）。

参考图2，即使用PLL产生比输入更高的频率的系统，VCO以w角频率振荡D.该频率/相位信号的一部分通过比率为1 / N的分频器反馈到误差检测器。该分频频率馈送到误差检测器的一个输入端。本例中的另一个输入是固定的参考频率/相位。误差检测器比较两个输入端的信号。当两个信号输入的相位和频率相等时，误差将为零，环路被称为“锁定”状态。如果我们只看误差信号，可以得出以下等式。

e(s) = FREF - FO / N

当 e（s） = 0 时，

FO / N = FREF

因此

FO = N FREF

在商用PLL中，鉴相器和电荷泵共同构成误差检测器模块。什么时候FO ¹ N F裁判，误差检测器将源/灌电流脉冲输出到低通环路滤波器。这会将电流脉冲平滑为电压，进而驱动VCO。然后，VCO 频率将根据需要增加或减少，由KVDV，其中KV是以MHz/V为单位的VCO灵敏度，DV是VCO输入电压的变化。这将持续到e（s）为零并且循环被锁定。因此，电荷泵和VCO充当积分器，寻求将其输出频率增加或降低到所需的值，以便将其输入（来自鉴相器）恢复为零。

图3.VCO 传递函数。

PLL的整体传递函数（CLG或闭环增益）可以通过使用CLG表达式来表示负反馈系统，如上所述。

FO / FREF = Forward Gain / [1 + Loop Gain]

Forward Gain, G = KD KV Z(s) / s

Loop Gain, G H = KD KV Z(s) / Ns

当GH远大于1时，我们可以说PLL系统的闭环传递函数为N，因此

FOUT = N ´ FREF

环路滤波器为低通类型，通常具有一个极点和一个零点。环路的瞬态响应取决于：

极点/零点的大小，

电荷泵幅度，

VCO灵敏度，

反馈因子，N。

在设计环路滤波器时，必须考虑上述所有因素。此外，滤波器必须设计为稳定（通常建议相位裕量为p / 4）。响应的3 dB截止频率通常称为环路带宽BW。大环路带宽可实现非常快的瞬态响应。然而，正如我们将在第2部分看到的那样，这并不总是有利的，因为快速瞬态响应和参考杂散衰减之间存在权衡。

用于频率升频的PLL应用

锁相环允许从低频参考产生稳定的高频。任何需要稳定高频调谐的系统都可以从PLL技术中受益。这些应用的示例包括无线基站、无线手机、寻呼机、有线电视系统、时钟恢复和生成系统。PLL应用的一个很好的例子是GSM手机或基站。图4显示了GSM基站的接收部分。

图4.GSM基站接收器信号链

在GSM系统中，RF频段有124个200-kHz宽度的通道（每个通道8个用户）。占用的总带宽为 24.8 MHz，必须对其进行活动扫描。该手机的发射 （Tx） 范围为 880 MHz 至 915 MHz，接收 （Rx） 范围为 925 MHz 至 960 MHz。 相反，基站的发射范围为 925 MHz 至 960 MHz，接收范围为 880 MHz 至 915 MHz。对于此示例，我们将仅考虑基站发射和接收部分。GSM900 和 DCS1800 基站系统的频段如表 1 所示。表 2 显示了表 1 频段内载波频率（RF 通道）的通道号。Fl（n） 是下频带 （Rx） 中射频信道的中心频率，Fu（n） 是上频带 （Tx） 中的相应频率。

 

	TX	RX
P-GSM900	935 至 960MHz	890 至 915MHz
DCS1800	1805 至 1880MHz	1710 至 1785MHz
E-GSM900	925 至 960MHz	880 至 915MHz

 

表 1.GSM900 和 DCS1800 基站系统的频段

 

	TX		RX
PGSM900	Fl（n） = 890 + 0.2 x （n）	1 ≤ n ≤ 124	Fu（n） = Fl（n） + 45
EGSM900	Fl（n） = 890 + 0.2 x （n） Fl（n） = 890 + 0.2 x （n-1024）	0 ≤ n ≤ 124 975 ≤ n ≤ 1023	Fu（n） = Fl（n） +45
DCS1800	Fl（n） = 1710.2 + 0.2 x （n - 512）	512 ≤ n ≤ 885	Fu（n） = Fl（n） + 95

 

表 2.GSM900 和 DCS1800 基站系统的通道编号

900 MHz RF输入经过滤波、放大并施加到第一级混频器。另一个混频器输入由调谐的本振（LO）驱动。这必须扫描输入频率范围以搜索任何通道上的活动。LO的实际实现是通过已经描述的PLL技术实现的。如果第一中频（IF）级以240 MHz为中心，则LO的范围必须为640 MHz至675 MHz，才能覆盖RF输入频段。当选择200 kHz参考频率时，可以以200 kHz的步长对整个频率范围内的VCO输出进行排序。例如，当需要 650 MHz 的输出频率时，N 的值将为 3250。此 650 MHz LO 将有效检查 890 MHz 射频信道（FRF - FLO = FIF 或 FRF = FLO + FIF） 当 N 增加到 3251 时，LO 频率现在将为 650.2 MHz，检查的射频信道将为 890.2 MHz。如图 5 所示。
 

图5.测试GSM基站接收器的频率。

值得注意的是，除了可调谐RF LO外，接收器部分还使用固定IF（在所示示例中为240 MHz）。即使此IF不需要频率调谐，仍使用PLL技术。原因是，使用稳定的系统参考频率产生高频IF信号是一种经济实惠的方法。一些频率合成器制造商通过提供双版本器件来认识到这一事实：一个在高RF频率（>800 MHz）下工作，另一个在较低的IF频率（500 MHz或更低）下工作。

在GSM系统的发射端，也存在类似的要求。但是，在发射部分直接从基带转到最终RF更为常见;这意味着基站的典型TX VCO范围为925 MHz至960 MHz（发射部分的RF频段）。

威廉希尔官方网站 示例

图6显示了GSM手机发射部分的本振的实际实现。我们假设直接基带到RF上变频。本威廉希尔官方网站 采用ADI公司即将推出的新型ADF4111 PLL频率合成器，以及Vari-L公司的VCO190-902T压控振荡器。

图6.用于GSM手机的发射器本振。

参考输入信号施加到FREFIN的威廉希尔官方网站 ，并以50 W端接。在GSM系统中，该参考输入频率通常为13 MHz。为了获得200 kHz（GSM标准）的通道间隔，必须使用ADF4111的片内基准电压分压器将基准电压输入分频65。

ADF4111是一款整数N分频PLL频率合成器，工作频率高达1.2 GHz。在这种整数 N 类型的合成器中，N 可以以离散整数步长从 96 编程到 262，000。对于手机发射器，需要880MHz至915MHz的输出范围，内部参考频率为200 kHz，所需的N值范围为4400至4575。

ADF4111（引脚2）的电荷泵输出驱动环路滤波器。该滤波器（图2中的Z（s））基本上是一阶滞后超前类型。在计算环路滤波器元件值时，需要考虑许多项目。在本例中，环路滤波器的设计使系统的整体相位裕量为45度。其他PLL系统规格如下：

KD = 5 mA
KV = 8.66 MHz/V
Loop Bandwidth = 12 kHz
FREF = 200 kHz
N = 4500z
N = 4500 额外参考杂散衰减 = 10dB

所有这些规格都是必需的，用于得出图6所示的环路滤波器组件值。

环路滤波器输出驱动VCO，VCO又反馈到PLL频率合成器的RF输入，并驱动RF输出端子。采用具有18欧姆电阻的T威廉希尔官方网站 配置，在ADF4111的VCO输出、RF输出和RFIN端子之间提供50欧姆匹配。

在PLL系统中，了解系统何时处于锁定状态非常重要。在图6中，这是通过使用ADF4111的多路复用信号实现的。MUXOUT引脚可以编程为监视频率合成器中的各种内部信号。其中之一是LD或锁定检测信号。例如，当选择MUXOUT来选择锁定检测时，它可以在系统中用于触发输出功率放大器。

ADF4111使用简单的4线串行接口与系统控制器通信。基准计数器、N 计数器和各种其他片上功能通过该接口进行编程。

结论

在本系列的第一部分中，我们通过简单的框图和方程介绍了PLL的基本概念。我们已经展示了一个使用PLL结构的典型示例，并给出了实际实现的详细描述。

审核编辑：郭婷