CCD信号处理集成解决方案

描述

电荷耦合器件(CCD)是大多数消费类成像系统的首选图像传感器。CCD的输出信号需要一个独特的、主要是模拟的信号处理链。起初,处理是用标准的线性元件实现的:运算放大器、A/D和D/A转换器、模拟乘法器和模拟开关。随着时间的流逝,半导体设计和技术的进步使得将它们结合到更完全集成的CCD信号处理方法中成为可能。如今,从CCD的输出到A/D转换器的数字输出,所需的所有信号处理步骤都可以通过单个集成威廉希尔官方网站 完成。ADI公司的CCD成像应用集成解决方案保留了传统设计的性能,但可大幅节省成本、功耗和尺寸。

处理CCD信号

要了解集成信号处理组件必须提供的功能,请考虑图1所示的典型CCD输出波形。CCD的输出级通过检测电容CS将每个像素(图像元件)的电荷转换为电压。在每个像素周期开始时,CS上的电压被复位到参考电平,从而导致复位馈通毛刺。每个像素感测的光量由参考电压电平和数据电压电平之间的差异来测量。精确恢复和数字化CCD信号需要多种操作,包括相关的双采样和直流恢复(箝位)、增益、偏移和A/D转换。

CCD

图1.CCD输出级。

相关双采样(CDS)有两个重要用途:它计算CCD信号的参考电平和数据电平之间的差异,并减少CCD信号中的一些噪声成分。从概念上讲,CDS是一种差分时间放大器:它对输入信号进行单独的采样,并输出它们之间的差值。图2显示了使用两个采样保持放大器(SHA)和一个差动放大器(许多可能的拓扑之一)的CDS的简单实现。

CCD

图2.相关双重采样。SHA1 对参考电平进行采样,对数据电平进行采样,SHA2 对数据电平进行采样。差动放大器减去采样,以测量光强度,从而降低共模噪声。

通过取CCD信号的两个样本并减去它们,将与两个样本相关的任何噪声源都将被移除。不相关的缓慢变化的噪声源的幅度将减小。图1所示CCD输出级引入的噪声主要包括来自电荷检测节点的kT/C噪声,以及来自输出放大器的1/f和白噪声。来自复位开关导通电阻的kT/C噪声在Sense节点上采样,并一直保持到下一个像素。它将在参考和数据级别期间存在,因此它在一个像素周期内相关,并由 CDS 删除。CDS还将衰减来自输出放大器的1/f噪声,因为CDS的频率响应会随着频率的降低而下降。CDS之前从电源和温度漂移引入的低频噪声也会被CDS衰减。但CDS不会降低CCD引入的宽带噪声。

典型的 CCD 信号具有 3 到 9 伏或更高的直流偏移。这种幅度的直流偏移通常与CMOS信号处理IC不兼容,因为大多数扫描仪和高端相机系统使用5 V电源作为信号处理器,而摄录一体机和数码相机使用低至2.7伏的电源。使用输入“直流恢复”箝位的片内交流耦合通过增加一个外部耦合电容即可实现必要的直流电平转换。

CCD的暗电流导致CCD信号的参考电平和数据电平之间的差异,通常范围为10至80 mV。如果不加以校正,该失调将减小系统动态范围,特别是在施加增益后。模拟信号处理校正失调的平均值,保持动态范围。由于模拟域中大部分失调被移除,数字图像处理威廉希尔官方网站 可以在像素到像素的基础上执行精细的失调调整,以校正暗电流变化。

需要可编程增益放大器(PGA)来使CCD信号的最大幅度与A/D转换器的满量程电压相匹配。用于扫描仪和数码相机应用的不同 CCD 的峰值跨度范围为 100 mV 至 3 或 4 V。大多数 CMOS A/D 转换器的满量程电压范围为 1 至 5 V。如果CCD信号仅跨越ADC满量程范围的25%,则将损失2位动态范围。PGA将CCD信号放大到适当的幅度,从而允许使用ADC的全动态范围。

A/D转换器将调理后的模拟信号转换为数字表示,然后由外部应用专用数字威廉希尔官方网站 处理。A/D 转换器所需的速度和分辨率基于应用程序的像素速率和分辨率。最大动态范围为55-60 dB的CCD需要10位ADC,而动态范围为65-70 dB的CCD则需要12位ADC。可能需要额外的分辨率,以便为数字图像处理留出余量。例如,数字升频6 dB会使ADC的动态范围降低一位,因为只能使用模数转换器输入电压范围的一半。

ADI集成解决方案

ADI公司为扫描仪、数码相机和摄像机市场提供多种模拟前端(AFE)集成威廉希尔官方网站 ;它们包括上述所有信号处理步骤。工艺技术和威廉希尔官方网站 拓扑结构的进步使得这种集成水平可以在不牺牲性能的情况下在代工厂CMOS中实现。不久前,还需要更昂贵、更耗电的BiCMOS或双极技术。通过将成功的ADC架构与高性能CMOS模拟威廉希尔官方网站 相结合,可以设计出完整的低成本CCD信号处理IC。

 

部件号
 
AD9807
 
AD9816
 
AD9805
 
AD9803 AD9802
 
AD9801
 
通道数
 
3 3 3 1 1 1
分辨率,位
 
12 12 10 10 10 10
采样率,兆赫
 
6 6 6 21 18 18
微分非线性,LSB
 
最大 0.75
 
最大 1.0
 
最大 0.5
 
0.5 类型
 
0.5 类型
 
0.5 类型
 
无失码
 
保证
 
保证
 
保证
 
保证
 
保证
 
保证
 
输出噪声,有效值 (LSB)
 
0.3 0.5 0.1 0.85 0.85 0.85
内部电压基准
 
是的 是的
 
是的
 
是的
 
是的
 
是的
 
电源电压,V
 
+5 +5 +5 +3 +3 +3
价格,美元(1000 秒)
 
$25
 
$9.50
 
$9.50
 
** $5.95
 
$8.50
 

 

对于扫描器应用,AD9807和AD9805(见表)于1996年底推出。这些器件具有三个用于处理彩色线性 CCD 的输入通道,具有输入钳位、CDS、失调控制、PGA 和一个 12 位或 10 位 ADC。附加的操作模式允许与接触式图像传感器(CIS)直接连接,这是另一种越来越受欢迎的图像传感器。该系列的最新产品是AD9816(图3)。这款第二代产品的功能与AD9807类似,但封装更小,成本更低。

CCD

图3.AD9816具有3通道同步采样、单独的每通道增益和失调调整、内部基准电压源和6 MHz、12位模数转换器。板载寄存器使用3线串行接口进行编程。

对于数码相机(DSC)设计,AD9801于1997年初推出。虽然它具有与AD9807系列相同的基本功能,但它专为面阵CCD阵列而定制。采用单通道18 MHz架构,具有30 dB可编程增益放大器、黑电平箝位环路和10位ADC。输入范围更小,以适应区域CCD的较低输出电压,可编程增益范围更宽,以便与使用相机的宽范围照明条件兼容(扫描仪在更均匀的照明条件下工作)。电池供电所需的功耗较低,因此AD9801采用3 V单电源供电。

AD9802于1997年秋季推出,旨在同时用于DSC和便携式摄像机设计。如图4所示,AD9802具有AD9801的特性,还包括一个至10位ADC的多路复用直接输入。便携式摄像机应用需要直接ADC输入,以数字化来自磁带或外部VCR的模拟视频信号。目前正在对AD9803进行采样(在撰写本文时),增加了一个串行数字接口,用于对内部寄存器进行编程,并具有更高的采样速率。

CCD

图4.AD9802 CCD信号处理器的功能框图

性能注意事项

成像应用中特别关注的两个重要特性是噪声和非线性。

AFE中的噪声包括来自所有模拟威廉希尔官方网站 的宽带噪声、来自ADC的宽带噪声和来自ADC的量化噪声。独立的模数转换器通常指定信噪比(SNR)或信噪失真(SINAD),但这些类型的测量在成像应用中并不完全有用。转换器SINAD使用正弦波输入进行测试,包括模拟信号失真、积分和差分非线性(INL和DNL)引起的转换器失真、量化噪声和热噪声的影响。在某些情况下,为了减少热噪声的贡献,需要平均多个数据记录。

失真数字在成像应用中并不重要,因为CCD信号本质上不是正弦的,并且ADC的前端仅在波形相对缓慢移动的部分对CCD信号进行采样。CCD 系统设计人员没有使用传统的转换器 SNR 测量,而是考虑了宽带噪声、量化噪声和 DNL 误差的影响。宽带噪声可以使用“接地输入直方图”测试进行测量,在该测试中,器件的输入接地,并获取输出数据的直方图。直方图的标准偏差将给出器件的均方根噪声电平(不包括ADC量化噪声)。低噪声AFE的热噪声水平可以与其板载ADC的均方根量化噪声相当或更低。

AFE噪声很重要,因为它会影响系统的动态范围。动态范围是通过比较系统中可以处理的最大信号和可以解析的最小信号电平来确定的。来自CCD和AFE(包括模拟信号处理和A/D转换器)的噪声会影响整个系统的噪声水平。CCD随机噪声通常由CCD制造商指定为mV或电子均方根的“本底噪声”或“随机噪声”;CDS将降低kT/C和1/f噪声贡献。由于每个像素的暗电流变化引起的固定图案噪声在图像中可能非常令人反感,如果不通过校准技术降低,则应将其包含在噪声计算中。用于缓冲CCD输出信号的放大器也会引入噪声,尽管可以通过放大器选择和威廉希尔官方网站 技术将其降至最低。AFE的噪声贡献可以在产品的数据手册中找到,也可以使用接地输入直方图测试进行测量。ADC的分辨率将决定量化噪声电平,量化噪声电平是通过将12LSB的权重除以<>的平方根来计算的。将给定带宽(称为信号链中的同一点)中的所有噪声源相加,得出:

CCD

该公式可用于近似可实现的动态范围,以查看所考虑的AFE是否与CCD匹配良好。如果最大的噪声源是下一个最大噪声源的三倍,它将占主导地位。了解哪些噪声源占主导地位将有助于选择合适的AFE。

AFE的线性度也会影响系统性能。实际ADC的非线性会导致数字化图像中的伪影。微分非线性(DNL)非常重要,因为人类视觉系统擅长检测图像中的边缘或不连续性。DNL是ADC代码宽度的变化,不良的DNL会导致相邻亮度水平的渐变或“阶跃”。真正的 10 位系统要求 DNL 在 1 位级别优于 10 LSB(最好是 0.5 LSB),以避免图像质量下降。DNL 差到足以导致丢失代码可能会导致数字处理中的图像伪影。积分非线性(INL)也很重要,但给定量比相当量的DNL更难察觉。人类视觉系统不太擅长区分分布在整个灰度范围内的渐进非线性。但是,较大的INL可能会导致特定系统的颜色处理算法出错,从而导致图像中出现与颜色相关的伪影。

虽然集成方法不具备允许评估每个单独处理阶段的优势,但可以在特定应用的操作条件下对AFE进行全面评估。AD980x系列的评估板非常方便,简化了这一设计步骤。

集成路线图:扩大片上集成范围以减小尺寸和成本正在成为片上系统开发的一种生活方式。既然标准CMOS工艺可以实现良好的模拟性能,那么将成像系统的部分或全部后端数字处理集成到单个芯片上以满足特定应用的需求应该是可行的。事实上,ADI公司目前正在生产一款ASIC,以满足一家大型扫描仪制造商对芯片的需求,该芯片成功地将AFE、数字图像处理、SRAM、定时生成、CPU和SCSI/EPP接口集成到单个芯片上。在这种复杂程度下,芯片上的电源和接地管理对于最大限度地减少数字噪声与模拟威廉希尔官方网站 的耦合至关重要。由于需要大驱动器电流,在片上包括SCSI接口的问题的解决方案一直是一个特别具有挑战性的工作。

审核编辑:郭婷

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分