0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

EMI问题之串扰

ASIM 阿赛姆 来源:ASIM 阿赛姆 2023-06-26 16:10 次阅读

串扰描述:

串扰特指印制线间,导线间,印制线到导线间、电缆组件、元件和其他遭受电磁场干扰的电子元件间不经意地发生电磁耦合,通常这些耦合回路包括PCB上的印制线。这些不良的影响不仅与时钟和周期信号有关,而且还和其他重要的系统威廉希尔官方网站 有关,如数据线、地址线、控制线、和I/O线都可能受串扰和耦合效应影响。时钟和周期信号是产生问题的主要原因,并且能导致其他区域的组件出现严重的功能性问题,如有客户遇到板子上的高频谐波,影响到2.4G通信问题。

串扰的表征是RF能量从干扰线耦合到被干扰线,而EMI 敏感电流也会将RF能量耦合到包括互连线的其他威廉希尔官方网站

通常串扰需要有三条以上线路,如下图,其中两条线路承载有用的信号,第三条线路为参考导线,这条导线通过容性和感性耦合使得威廉希尔官方网站 之间有交换(传递):

d75129d4-13f8-11ee-962d-dac502259ad0.png

容性耦合通常是在一条印制线位于另一条上方时产生的,这种耦合是印制线和交叠区域之间距离的函数,通常主要有很短的交叠线条,就能发容性耦合。印制线物理上相互接近会产生感性耦合,这种耦合源于印制线上信号的切换电流产生的电磁场的扩张和收缩。

在平行布置的印制线上可以观察到两种形式的串扰:前向和后向。出现在被干扰线上的干扰信号位于干扰源的激励源处就称之为后向干扰,反之在被干扰线的接收端上观察到的干扰信号称之前向串扰:

d76c86fc-13f8-11ee-962d-dac502259ad0.png

为了避免串扰发生,在PCB 布局时需要注意以下几点:

1、将器件的逻辑系列按照功能分类,严格控制总线结构。

2、减小平行布线的线长。

3、对控制阻抗的印制线或富含谐波能量的印制线进行滤波处理。

4、避免相互平行的布线,在印制线间保持足够的间距减小感性耦合。

5、减小信号层到参考地的距离。

6、降低线条阻抗和驱动信号的电平

深圳市阿赛姆电子有限公司位于深圳市银星高科技产业园,是一家集电子保护元器件自主研发、生产、销售及EMC设计、EMC技术支持的高科技企业。公司主营产品包括TVS ESD滤波器、磁珠、等保护器件,在通信、计算机/服务器、安防、军用产品、汽车电子、家电、工业控制数码消费等领域得到广泛应用。

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • pcb
    pcb
    +关注

    关注

    4319

    文章

    23099

    浏览量

    397951
  • emi
    emi
    +关注

    关注

    53

    文章

    3589

    浏览量

    127680
  • RF
    RF
    +关注

    关注

    65

    文章

    3055

    浏览量

    167032
  • 串扰
    +关注

    关注

    4

    文章

    189

    浏览量

    26949

原文标题:EMI问题之串扰

文章出处:【微信号:ASIM4913,微信公众号:ASIM 阿赛姆】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    信号完整性中最基本的现象

    静态网络靠近干扰源一端的称为近端(也称后向),而远离干扰源一端的
    的头像 发表于 01-24 16:13 7662次阅读
    信号完整性中最基本的现象<b class='flag-5'>之</b><b class='flag-5'>串</b><b class='flag-5'>扰</b>

    信号完整性哪来的

    我们经常听说PCB走线间距大于等于3倍线宽时可以抑制70%的信号间干扰,这就是3W原则,信号线之间的干扰被称为是怎么形成的呢?
    的头像 发表于 04-18 11:06 1377次阅读
    信号完整性<b class='flag-5'>之</b>哪来的<b class='flag-5'>串</b><b class='flag-5'>扰</b>?

    什么是?如何减少

    01 . 什么是?   是 PCB 的走线之间产生的不需要的噪声 (电磁耦合)。
    的头像 发表于 05-23 09:25 6412次阅读
    什么是<b class='flag-5'>串</b><b class='flag-5'>扰</b>?如何减少<b class='flag-5'>串</b><b class='flag-5'>扰</b>?

    什么是?PCB走线详解

    先来说一下什么是就是PCB上两条走线,在互不接触的情况下,一方干扰另一方,或者相互干扰。
    发表于 09-11 14:18 1106次阅读
    什么是<b class='flag-5'>串</b><b class='flag-5'>扰</b>?PCB走线<b class='flag-5'>串</b><b class='flag-5'>扰</b>详解

    学习笔记(1)

    讲到,基础的知识比如是由电场耦合和磁场耦合的共同结果啊,从
    的头像 发表于 10-25 14:43 4235次阅读
    <b class='flag-5'>串</b><b class='flag-5'>扰</b>学习笔记(1)

    原创|SI问题

    原创|高速SI培训1.信号的成因(Crosstalk),顾名思义、是指不同信号互连链路之间的相互干扰。对于传输线而言,即能量从一条传输线耦合到另一条传输线上,当不同传输线产生的
    发表于 10-10 18:00

    耦合的方式

    是信号完整性中最基本的现象之一,在板上走线密度很高时的影响尤其严重。我们知道,线性无缘系统满足叠加定理,如果受害线上有信号的传输,
    发表于 05-31 06:03

    解决的方法

    在电子产品的设计中普遍存在,通过以上的分析与仿真,了解了的特性,总结出以下减少的方法
    的头像 发表于 08-14 11:50 1.9w次阅读

    如何解决PCB问题

    高速PCB设计中,信号之间由于电磁场的相互耦合而产生的不期望的噪声电压信号称为信号超出一定的值将可能引发威廉希尔官方网站 误动作从而导致系统无法正常工作,解决PCB
    发表于 07-19 09:52 2383次阅读

    浅谈层叠设计、同层、层间

    1、 层叠设计与同层 很多时候,超标的根源就来自于层叠设计。也就是我们第一篇文章说的设计上先天不足,后面纠正起来会比较困难。 讲到层叠对
    的头像 发表于 04-09 17:21 4334次阅读
    浅谈层叠设计、同层<b class='flag-5'>串</b><b class='flag-5'>扰</b>、层间<b class='flag-5'>串</b><b class='flag-5'>扰</b>

    浅谈溯源,是怎么产生的

    文章——溯源。 提到,防不胜防,令人烦恼。不考虑,仿真波形似乎一切正常,考虑了
    的头像 发表于 03-29 10:26 3380次阅读

    什么是?如何减少

    是 PCB 的走线之间产生的不需要的噪声 (电磁耦合)。
    的头像 发表于 05-22 09:54 3907次阅读
    什么是<b class='flag-5'>串</b><b class='flag-5'>扰</b>?如何减少<b class='flag-5'>串</b><b class='flag-5'>扰</b>?

    EMI问题描述

    特指印制线间,导线间,印制线到导线间、电缆组件、元件和其他遭受电磁场干扰的电子元件间不经意地发生电磁耦合,通常这些耦合回路包括PCB上的印制线。
    发表于 07-03 16:59 583次阅读
    <b class='flag-5'>EMI</b>问题<b class='flag-5'>之</b><b class='flag-5'>串</b><b class='flag-5'>扰</b>描述

    的类型,产生的原因?

    当信号通过电缆发送时,它们面临两个主要的通信影响因素:EMIEMI严重影响信噪比。
    的头像 发表于 07-06 10:07 2032次阅读

    什么是?NEXT近端定义介绍

    双绞线的就是其中一个线对被相邻的线对的信号进来所干扰就是
    的头像 发表于 11-01 10:10 1280次阅读
    什么是<b class='flag-5'>串</b><b class='flag-5'>扰</b>?NEXT近端<b class='flag-5'>串</b><b class='flag-5'>扰</b>定义介绍