0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

AMD Xilinx AXI Interrupt Controller中断优先级

jf_pJlTbmA9 来源:博客园 作者:博客园 2023-07-11 17:03 次阅读

中断优先级
AXI Interrupt Controller支持中断优先级。 在Vivado Block Design中, bit-0连接的中断优先级最高, 越靠近bit-0的中断优先级最高。

100571169-303556-01.png

AXI Interrupt Controller的手册pg099中的描述如下:

Priority between interrupt requests is determined by vector position. The least significant bit (LSB, in this case bit 0) has the highest priority.

Intr(0) is always the highest priority interrupt and each successive bit to the left has a corresponding lower interrupt priority.

中断嵌套
要使用中断优先级,通常也要使能中断嵌套(Nested Interrupts)。在Vivado Block Design中, 配置AXI Interrupt Controller时,在“advanced”选项中,要选择“Interrupt Level Register” 。

100571169-303557-02.png

AXI Interrupt Controller的手册pg099中的描述如下:

Nested Interrupts
The core provides support for nested interrupts, by implementing an Interrupt Level
Register. This can be used by software to prevent lower priority interrupts from occurring
when handling an interrupt, thus allowing interrupts to be enabled during interrupt
handling to immediately take a higher priority interrupt. Software must save and restore
the Interrupt Level Register and return address.
Because the processor jumps directly to the unique Interrupt vector address to service a
particular interrupt when using fast interrupt mode, the user interrupt service routine code itself must save and restore the Interrupt Level Register and Return Address in this case. In
normal interrupt mode, this is handled by the software driver.

选择“Interrupt Level Register” 后,中断处理代码会保存和恢复r14,并且在进入设备的ISR之前会使能中断。 具体代码请查看XIntc_DeviceInterruptHandler( )。

Xintc.h中的说明如下:

For nested interrupts, XIntc_DeviceInterruptHandler saves
microblaze r14 register on entry and restores on exit. This is
required since compiler does not support nesting. It enables
Microblaze interrupts after blocking further interrupts from
the current interrupt number and interrupts below current
interrupt priority by writing to Interrupt Level Register of
INTC on entry. On exit, it disables microblaze interrupts and
restores ILR register default value(0xFFFFFFFF)back. It is
recommended to increase STACK_SIZE in linker script for nested
interrupts.

本文转载自:博客园

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • amd
    amd
    +关注

    关注

    25

    文章

    5468

    浏览量

    134153
  • Xilinx
    +关注

    关注

    71

    文章

    2167

    浏览量

    121403
  • 中断
    +关注

    关注

    5

    文章

    898

    浏览量

    41495
  • AXI
    AXI
    +关注

    关注

    1

    文章

    127

    浏览量

    16631
收藏 人收藏

    评论

    相关推荐

    stm32的中断优先级基本原理介绍

    stm32的中断具有不同的优先级,可以使用NVIC(嵌套向量中断控制器,Nested Vectored Interrupt Controller
    发表于 08-13 08:46

    STM32中断使用NVIC中断优先级管理

    一、STM32中断使用NVIC 中断优先级管理Nested Vectored Interrupt Controller,嵌套向量
    发表于 01-14 09:01

    STM32F10X的中断优先级

    STM32(Cortex-M3)中有两个优先级的概念抢占式优先级和响应优先级,有人把响应优先级称作亚优先级或副
    发表于 11-04 15:02 41次下载

    STM32中断优先级和开关总中断教程

    STM32中断优先级和开关总中断 教程
    发表于 11-23 18:03 0次下载

    NVIC中断优先级分组

    NVIC中断优先级分组
    发表于 03-26 10:45 1次下载

    DSP中断如何设置优先级

    原以为2812中断不能设置优先级。实际上硬件上优先级是做好的。但软件上有办法来设置优先级
    发表于 04-08 17:20 20次下载

    如何设置51单片机的中断优先级

    PS:串行口中断优先级控制位。PS=1设定串行口为高优先级中断;PS=0为低优先级中断
    发表于 12-17 16:28 3.4w次阅读

    51单片机的中断优先级是怎么样的及中断嵌套的资料说明

    在MCS-中断优先级中由中断优先级寄存器IP来高置的,IP中某位设为1,相应的中断就是高优先级
    发表于 08-20 17:31 2次下载
    51单片机的<b class='flag-5'>中断</b><b class='flag-5'>优先级</b>是怎么样的及<b class='flag-5'>中断</b>嵌套的资料说明

    STM32中断及FreeRTOS中断优先级配置

    STM32中断,及FreeRTOS中断优先级配置
    的头像 发表于 03-04 11:45 8916次阅读
    STM32<b class='flag-5'>中断</b>及FreeRTOS<b class='flag-5'>中断</b><b class='flag-5'>优先级</b>配置

    2.FreeRTOS中断优先级和任务优先级

    FreeRTOS中断优先级和任务优先级架构:Cortex-M3版本:FreeRTOS V9.0.0前言:最开始,我并没有搞清楚什么是中断优先级
    发表于 12-04 20:21 9次下载
    2.FreeRTOS<b class='flag-5'>中断</b><b class='flag-5'>优先级</b>和任务<b class='flag-5'>优先级</b>

    STM32笔记之中断优先级和开关总中断

    STM32中断优先级和开关总中断一,中断优先级:STM32(Cortex-M3)中的优先级概念S
    发表于 01-14 15:24 13次下载
    STM32笔记之<b class='flag-5'>中断</b><b class='flag-5'>优先级</b>和开关总<b class='flag-5'>中断</b>

    STM8S105硬件中断映射表和软件中断优先级

    硬件中断优先级中0最高,依次优先级降低。只有当软件优先级相同时,单片机才进行硬件优先级的判断,且硬件优先
    发表于 01-14 15:28 1次下载
    STM8S105硬件<b class='flag-5'>中断</b>映射表和软件<b class='flag-5'>中断</b><b class='flag-5'>优先级</b>位

    中断优先级处理的原则及配置 抢占优先级和响应优先级的区别

    首先我们需要知道什么是中断优先级中断优先级是CPU响应中断的先后顺序
    的头像 发表于 05-18 15:10 2.7w次阅读
    <b class='flag-5'>中断</b><b class='flag-5'>优先级</b>处理的原则及配置 抢占<b class='flag-5'>优先级</b>和响应<b class='flag-5'>优先级</b>的区别

    如何使用 AXI Interrupt Controller完成含超16次中断的布线

    本文主要讲解在 PL 中从 IP 核到 PS 之间需要完成含超 16 次中断的布线的情况下,该如何使用 AXI Interrupt Controller (INTC)。其中使用的
    的头像 发表于 08-24 09:21 3502次阅读

    freertos中断优先级在哪设置

    FreeRTOS是一个流行的实时操作系统,它广泛应用于嵌入式系统开发。在FreeRTOS中,中断优先级是一个重要的概念,因为它决定了中断处理的顺序和响应时间。 1. 理解中断
    的头像 发表于 09-02 14:17 686次阅读