第三届RISC-V中国峰会
在2023年8月23日至25日的第三届RISC-V中国峰会上,思尔芯(S2C)展示了关于RISC-V微架构分析,系统整合与规范符合性测试,以及提供软件性能评估等多种方案。公司还深入探讨了与北京开源芯片研究院(简称“开芯院”)在“香山”项目中的深度合作经验。
RISC-V作为一种开源、精简且高度可扩展的指令集架构,近年来在芯片市场展现出显著增长,与Arm和x86等传统架构形成了竞争态势。由北京开源芯片研究院主办的本届RISC-V峰会成功吸引了全球范围内的生态合作伙伴和行业企业,峰会现场人流如织。在峰会上,专家与企业代表围绕香山、IP和SoC设计,以及RISC-V行业和生态等关键主题展开深入讨论。
陈英仁先生,上海思尔芯技术股份有限公司的副总裁,受邀在峰会上发表了相关演讲。他表示,随着RISC-V技术深入各领域,它以开源、简洁和高度可扩展的特性正逐步塑造未来。尽管RISC-V潜力巨大,其生态系统仍存在待完善之处。特别是其独立、灵活和弹性的设计理念让系统碎片化的问题剧增。为了应对这些挑战,通过思尔芯的“芯神匠”的系统&应用性能分析、“芯神瞳”的评估架构配置/软件性能分析、“芯神鼎”的规范符合性测试等策略,构建一个更高效和稳定的RISC-V平台。
图为思尔芯副总裁陈英仁先生发表演讲思尔芯基于RISC-V系统分析及优化解决方案已经在多领域展开规模化落地。据介绍,开芯院自成立以来,专注于国人主导的RISC-V开源处理器“香山”项目的研发,并已成功推出两代。目前,第三代“香山”(昆明湖架构)正在开发中。多家企业也在基于“香山”开发各种高端芯片,预计将在2025年实现突破。
早前思尔芯便与开芯院开展了深度合作。通过思尔芯的芯神瞳VU19P原型验证系统在“香山”项目中已经实现了GPU图形系统验证,加速了“香山”的技术演进与应用落地。软件方面,思尔芯的原型验证系统具备验证运行Linux图形操作系统能力,并结合思尔芯的分割技术,使得可验证设计的规模几乎没有瓶颈;硬件方面,CPU+GPU的系统构架,能非常容易地在思尔芯的系统中实现,且通过高速PCIe和其他接口的扩展,使得可用外设极为丰富易用。
图为思尔芯&香山项目的DEMO展示
根据RISC-V基金会的数据,截至2022年底,全球RISC-V处理器的出货量已达到100亿颗,其中近一半来自中国。针对这一趋势,中国工程院院士倪光南在峰会致辞中表示:“中国愿意拥抱开源,和世界协同创新,鼎力打造强大繁荣的RISC-V生态,有力支撑RISC-V跻身于世界主流CPU行列。”
陈英仁先生也就此发表了见解。他指出:“RISC-V的多样性带来了无数机会,但同时也带来了诸多挑战。我们期待通过这次峰会,能够汇集各方优势资源,进一步扩大和丰富RISC-V社群,共同推动这一新兴生态的健康和可持续发展。”
-
芯片
+关注
关注
455文章
50812浏览量
423566 -
开源
+关注
关注
3文章
3348浏览量
42496 -
RISC
+关注
关注
6文章
462浏览量
83730 -
思尔芯
+关注
关注
0文章
123浏览量
1292
发布评论请先 登录
相关推荐
评论