芯片后端signoff的RC corner指什么？

今天想聊一聊STA相关的RC corner的问题。我先简单介绍一些什么是signoff的corner，然后重点聊一聊RC corner。

芯片在工作的时候，不同的工艺、电压、温度会影响芯片的性能，我们不能保证所有芯片都工作在相同的环境中，比如我们的手机在东北要能用，在东北的澡堂子也要能用，所以我们必须要在不同环境下一一检查芯片，确保不会出现错误才行。

一般说来，我们只要检查几个极端的环境，让芯片工作最快的时候和最慢的时候都满足要求，那么一般的环境也就可以满足。我们就称这些极端的环境为corner。一般setup检查要对应最快的corner，hold检查要对应最慢的corner。

在众多环境因素中，有一项是net的寄生参数RC值，它可以反映net的delay大小。大学的时候都学过RC威廉希尔官方网站 一阶相应，公式已经不记得了，只记得威廉希尔官方网站 RC值越大，威廉希尔官方网站 充放电越慢，RC越小，充放电越快。所以一般来说，net的电容越小，电阻越小，这段net的delay就越小。

一段net的R值很容易理解，C值怎么算呢？如果我没记错的话，这里的电容包含三个部分：同层金属线间的耦合电容，导线对地电容，还有一个导线侧面对地的边缘电容。

要算delay不能简单只看net上的RC值，毕竟供电是从前面的driving cell来的，因此还要考虑driver的RC。

在早期工艺，一般cell的R值都远大于net的R值，与C相乘的时候net的R就可以忽略不计，所以对于一条net来讲，它的C是我们要重点关注的，可以说这时候电容占主导地位。C最大的时候，net delay最大，C最小的时候，net delay最小。由此我们衍生出两个corner：

cbest(Cmin) cworst(Cmax)

讲到这里我突然想强调一点，这两个corner都是针对同一条net而言的，就是说其实芯片的net上的RC值并不是一个定值，在实际工作时会在一个范围内浮动，我们通过抽RC的工具就可以确定这个浮动范围，然后选择上面讲的两个极值作为我们的两个RC corner。

而后，随着工艺的进步，cell的R值不再“远大于”net的R值，尤其对比较长的net，它的电阻已经到了不可忽略的地步，因此再单单选用C的极大极小来代表net delay的极大极小变得不再那么可取，所以我们要综合考虑net的RC情况。

具体过程有点复杂，为了方便理解，我就讲一下我自己理解的简化版本。我们要考虑的是（cell电阻+net电阻）（cell电容+net电容），把这个式子展开后可以得到一项cell电阻cell电容，可以先忽略，第二项net电阻net电容，以及cell电阻net电容+cell电容*net电阻。Net上电容和电阻有一定负相关性，外界环境变化时，net电容如果减小，电阻一般会变大。

当net的电阻大到一定成都，cell电阻小到一定程度，net上的RC相乘的积就能占主导地位，这个积的极值就可以代表net的delay的极值。一般来说RC最大的时候，C要比Cmax稍微小一点，R和Rmax差不太多。这样我们就又有两个corner：

Rcbest rcworst

并不是说在先进工艺下cbest cworst corner就没用了，实际上，只有当导线比较长的时候，delay的极值才会发生在rcbest和rcworst的corner上，对于短导线、driver电阻很大的时候，cbest和cworst才能反映delay的极值。所以实际为了稳妥起见，这四个corner我们都会进行signoff。

另外如果考虑DPT（double pattern technology），corner名字后面会再带一个CCworst或者CCbest。考虑OCV的variation还有可能带一个字母T。这些就是比较深入的了，我也要继续学习才行呀。