减少Xilinx Ise与Modelsim联合仿真的错误方法

FPGA/ASIC技术

206人已加入

描述

我们经常使用Xilinx Ise与Modelsim联合仿真,但是经常出现一些由于库没有编译而出现的错误!下面是我总结的方法:

1。点击“开始-运行-compxlib”,然后按照提示完成即可显示如下,我们选择modelsim 系统会自动识别电脑上面modelsim的安装目录

Xilinx

点击“next”

Xilinx

选择仿真测试所使用的语言。

以下基本默认选择就行。

当出现下图时 说明库编译成功 点击next

Xilinx

打开APP阅读更多精彩内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

全部0条评论

快来发表一下你的评论吧 !

×
20
完善资料,
赚取积分